用于半导体器件的掩模的制造方法

专利名称：：用于半导体器件的掩模的制造方法
技术领域：
：本发明涉及一种用于半导体器件的掩模的制造方法，更具体地，涉及一种将布局凄t据(版图设计，layoutdate)转化成具有适合于和/或最佳化于光学邻近4交正(OPC)的图案的凄t据，实施关于布局数据的OPC,并形成掩模图案。布局数据通常被认为是用于产生掩模的基础性数据。
背景技术：
：在纳米级半导体制造工艺中，与制造、光刻、和/或其它工艺变化相关的问题都可影响半导体器件的性能。因此，需要具有准确信息，其用于可靠估计失真和/或其它工艺变化对半导体设计的影响。通常，半导体集成电路(IC)生产设备(FAB)通过一系列的设计规则(designrule)为布局设计者提供关于制造效果的数据。半导体厂商可以至少部分地4艮据这些涉及^L则来估计产率。然而，物J里布局、亚;皮长光刻(subwavelengthlithography)以及芯片平坦化效应的组合效应也可对产率的4是高以及最大产率具有显著的影响。在这种环境下，通过对制造效果的精确估计使得成功的IC开发变得容易。在纳米级半导体制造工艺技术中，通常由于波衍射效应，光掩模不能精确地转移到晶片上。为了精确地将设计的布局转移到晶片上，可以使用诸如相移掩模(PAS)、离轴照明(OAI)、大数值孔径(highNA)、次分辨率辅助图形技术(SRAF)、以及光学邻近效应(OPC)的分辨率增强才支术(RET)。通过在晶片上精确地形成布局设计，可以减少片上线宽变化(ACLVs)和片内参数变化。OPC可用于前端、转角变圆的减少，以及边桑彖布置(edgearrangementerror)或纟从角度1扁差(pithcbias)的寸交正。图1示出了示例性晶片图^f象(waferimage),由用于形成原始布局101的0.18pm工艺产生(如，一个所需的布局)。在不进4亍才交正下形成布局图案110。石圭图Y象111示出了利用布局图案110生成的半导体布局的实际波形(wavepattern)。相比之下，布层图案120是利用OPC形成的，得到了更精确地匹配原始布局101的硅图像121。然而，光刻变4b不能结合到传统的i殳计失见则中。因此，利用先进的工艺制造半导体器件可能会具有低产率和/或是不可能实行的，即使当利用通过设计规则检查(DRC)而改变的数据来制造时。因为小规才莫的光刻效果不被考虑到处理布局数据的步骤中，所以这是可能发生的。可选的，尽管光刻效果可以被考虑，但是设计者不会理解具体的布局特征对于OPC工艺可能不是最满意的，导致诸如电线的断3各或短3各的缺陷。例如，一种称为凹入部分(jog)或凹口(notch)的图案，具有在面的一端形成的凸角(如，"外，，角)以及在布局上的该面的另一端形成的凹角(如"内"角)或凸角。当两个角之间的面的长度小于或等于由OPC规则所定义的长度时，对于这些特征，是需要光学邻近4交正的。图2是示出一个示例性小凹入图案的示图。在图中，小凹入212在凸角210与凹角211之间具有面201。凸角2104皮面201和面202限定，凹角211:故面201和面203限定。小凹入部分是包括具有小于OPC规则所定义的最小长度的面的图案，并且在实施OPC时可^皮排除在分辨移动目标之外。分辨(dissection)是在OPC工艺中的操作，用于分辨及移动掩才莫图案的角。掩才莫的角可4皮分辨为多个部分(segment)并且为了改善光学邻近效果，这些部分^皮移动和安排。；故移动的分辨部分的位置可由掩模图案的形状和大小、另一图案的结构、模拟结果(simulationresult)和/或晶片结果(waferresult)来决定。当在"i者如图2中示出的小凹入部分212的图案上实施OPC时，为了集合面202和面203上产生的目标点，分辨部分可以被移动。因为面201不净皮分辨，所以面202和面203的分辨部分不是必须需要移动的。通常OPC的一个目的是在牵拉成形中对于在晶片上图案化的金属零件(如，电线、电路元件、通孔等)的数据库的再形成。为了图案化一个小凹入部分或凹口(其在实际的光刻工艺中没有图案化在晶片上)，OPC工艺可能会异常地操作。结果，可能会增大利用OPC的实体数据库(physicaldata)的复杂性并因此在光掩模板(reticle)制造中增大了图案的复杂性。即使在实际的晶片图案化工艺中，由于异常的OPC可引起电路的断路或短路。图3A至3C示出了图案误差，其可由异常的OPC才喿作所导致的小凹入部分引起。可通过自动模式和替代(P&R;可选择的，地点和途径)原则来产生金属层的相互连接的布局以制得图3A的布局300。因此，当仅满足设计规则时，可产生布局300，并且可能包括小凹入部分图案301和302。图3B示出了根据图3A的布局图案300，通过实施OPC而获得的示例性布局结果300，。可以看出，实施了OPC并且移动了分辨部分，使得凸出图案和凹陷图案^皮加入到原始的布局图案中。可以看出，〗寸应于图3A的4立置301和302，在图3B中的凹入部分的位置301，和302，中，由于小凹入部分的不必要的分辨以及分辨部分的移动形成了相对大的凹陷图案和凸出图案。图3C是示出了对应于OPC布局图案300，的凹入部分的位置302，的晶片图像的示图。小凹入部分以及凹口图案降低了OPC的精确性。图3A的凹入部分的^f立置302的图案是用于嵌入式工艺(damasceneprocess)的金属线布局。可以看出，当用于图案化凹入部分302的OPC被实施时，在图3C的水平线和垂直线之间的交叉点处的水平线狭窄。连接到该凹入部分的金属线部分受到OPC处理，使得其大小相对地增大。结果，在晶片上实施时可发生由局部缩小引起的误差，如图3C所示。如果在凹入图案上的异常OPC操作产生了对桥接或局部缩小具有弱的对抗的图案，则工艺裕度(processmargin)变得不足。尤其是，在一个相对不稳定的部分如晶片边缘部分，整个晶片的产率可由于金属线的断^各和/或少豆^各而退4匕。而且，为了精确地实现复杂的图案，由于时间的增加和用于测试和修复光掩模板制造设备性能的消耗成本的增长，增大了光掩模板成本。由于光掩模板误差的校正而造成转变到晶片工艺的延迟导致了该方案所有步骤的延迟，并因此对市场的生产时间产生了影响(^口，市场供应和市场利润)。如果不存在小凹入部分或凹口，则分辨部分可以^皮容易地移动。结果，由OPC操作制得并且实际上形成在光掩模板上的图案被显著地简化。因此，可以容易地制造光掩模板并且减少了光掩模寺反的晶片工艺i吴差因素(errorfactor)。因此，至少在一定条件下，需要从半导体布局上除去小凹入部分。
发明内容因此，本发明涉及一种制备用于半导体器件的掩模的方法，其基本上避免了由于相关领域的限制和缺点引起的一个或多个问题。本发明的一个目的是提供一种制备用于半导体器件的掩模的方法，其能够通过填充布局凄t据上的小凹入部分简化布局凄欠据、通过除去OPC流量(OPCflow)中不必要的OPC图案而使得光掩模板的制造变得容易、通过减少误差(如可能由不必要的OPC图案引起的逐渐收缩和桥连i吴差)增大工艺净谷度(margin)、和/或才是高器件的产率和可靠性。本发明的其他优点、目的和性质将一部分在以下的i兌明中阐述，一部分将通过以下的分析，对于本领域的技术人员而言是显而易见的，或者可从本发明的实践中获知。本发明的目的和其他优点可通过在写出的描述和权利要求以及附图中特别指出的结构(多个结构)和工艺(多个工艺)而祐:i人识和达到。为了获得这些目的和其他优点以及4艮据本发明的目的，如本文中所具体并广泛描述的，一种用于半导体器件的掩模的制备方法包括检测半导体器件的布局数据的设计规则并纠正背离该设计规则的布局凄t据误差、通过4吏得布局^t据中的光学邻近才交正反向进行而填充小凹入部分，在凹入部分-填充(jog-filled)(即小凹入部分中的布局tt据裙:填充)的布局tt据上实施光学邻近4交正、并利用受到光学邻近4交正处理的凹入部分-填充布局凄t据产生掩才莫图案。在本申:清的内容中，小凹入部分可被j人为是具有至少一个面以及至少一个角的具有小于最小长度的图案。在一种实施方式中，最小长度是制造技术的临界尺寸。应该理解的是，本发明的上述总体上的描述和以下详细的描述都是示例性和解释性的，并是为了对所要求的发明提供进一步的解释。附图，其^皮包括以4是供对本发明的进一步理解并且结合到并构建为该申请的一部分，本发明的示例性实施方式以及所附的说明是为了解释本发明的原理。在附图中图l是示出示例性晶片图像的示图。在一种情况中，在没有进行光学邻近校正(OPC)下形成布局图案以及在一种情况中，在进4亍OPC下形成布局图案；图2是示出示例性小凹入部分图案的示图3A至3C是示出示例性图案误差的示图，该图案误差可由在小凹入部分图案上的OPC引起；图4是说明利用OPC制造掩模的示例性方法的流程图。图5是示出包括凹入部分-填充工艺的制造掩模的方法的示例性实施方式的流程图。图6A至6C是4艮据本发明的一个实施方式，在才艮据布局ft据不实施凹入部分"真充工艺和实施凹入部分-i真充工艺时的示例性OPC结果的示图7A至7B是示出空间点强度(aerialimageintensity)的示图，才艮据金属层的示例性布局图案，在一种情况中，在不进行凹入部分-填充工艺下实施OPC,并且在一种情况中，在进行凹入部分-填充工艺下实施OPC,;以及图8A和8B是示出实施OPC之前和之后的示例性布局图案，以及在不实施凹入部分-》真充工艺的情况下和实施了凹入部分^真充工艺的情况下的示例性模拟及晶片图像的示图。具体实施例方式将对本发明优选的实施方式、实施例参考示出的附图进行详述。在任何可能的地方，将在全部附图中使用相同的标号以指相同或相似的部件。图4是示出利用光学邻近校正al(OPC)制造掩模的示例性方法的流程图。首先，实施i殳计凄t据库输入步骤(S402),将:&计数据库输入到掩模制造工艺中。例如，在制定(tape-out)方案后，设计数据库可以被输送到半导体制造设备(FAB)中，以实施这个基于FAB的制造性能的工艺过程。实施设计规则检测(DRC)步骤(S404)，冲全测布局的输入数据是否超出(drawn)所遵乂人的i殳计失见则，如果发现了对抗该i殳计规则的设计误差或违规则实施纠正误差的布局纠正步骤(S406)。布局(其受到DRC步骤处理)受到掩模数据准备(MDP)步骤(S408)的处理。MDP步骤可包括，例如，产生光对准4建(或光定向键，photoalignmentkey)、重叠键(或层叠键，overlapkey)、用于掩模设计和制造的工艺控制监测(PCM)模式、CD监测模式和/或虚4以图案(空置图案，dummypattern)。此后，实施OPC步骤(S410)。如果在OPC变化中不存在异常，可以实施掩模制造步骤((PG-out)(PG-输出))(S412)以产生用于制造光掩模板的输出数据库。掩模制造步骤可包括，例如，将电路设计模式的布局数据转变成由可被光掩模板/掩模制造设备使用的数据、输入该数据、和/或形成目标掩模图案的掩模制备步骤，该步骤^皮实施。才艮据一种示例性实施方式，在制造掩才莫的方法中，在实施OPC步艰《之前，实施一个步骤(以下，指凹入部分-i真充步艰《)，该步艰《包括;险测图案(称为小凹入部分并被OPC工程师所定义)是否存在于凄W居库，以及如果该图案存在则》真充小凹入部分并/人布局^t据中除去该小凹入部分。图5是示出根据一个示例性的实施方式利用OPC来制造掩模的方法(包括凹入部分-填充步骤)的流程图。首先，实施设计数据库输入步骤(S502),以将设计凄t据库输入到掩才莫制造工艺中。实施检测DRC步骤(S504)，以根据由客户提供的设计规则来检测输送的布局数据库是否超出，如果发现了对抗设计规则的设计误差或违规，则实施纠正误差的布局纠正步骤(S506)。布局(其受到DRC步骤处理)受到掩模数据准备(MDP)步骤(S508)的处理。MDP步骤可包括，例如，光对准键、重叠键、用于掩模设计和制造的工艺控制监测(PCM)模式、CD监测模式和/或虚拟图案。因此，可以实施凹入部分-填充和/或OPC步骤(S501)。凹入部分-填充步骤可包括，检测小凹入部分图案是否存在于步骤508种输出的布局lt据中，以及如果图案存在则填充小凹入部分布局翁:据(如，在实施OPC之前)，以及实施OPC实施步艰艮。可以实施进一步变化的步骤以探测OPC输出中的异常(如，过度复杂性)。如果在OPC变化中不存在异常，则可以实施掩模制造步骤(PG-out)(S512)以产生用于制造光掩模板的输出数据库。掩模制造步骤可包括，例如，将电路设计模式的布局数据转变成由可被光掩模板/掩模制造设备使用的数据、输入该数据、和/或形成目标掩模图案的掩模制备步骤。在本发明的另一种实施方式中，在凹入部分-填充和OPC实施步骤(S510)中，可以实施采用布局数据来实施DRC的步骤。该步骤可包括探测布局中的误差(如由凹入部分-填充步骤引入的误差)和/或纠正在凸出部分-填充步骤和OPC步骤之间发现的任何误差。通常小凹入部分是包括在两个角之间(如，在凹角与凸角之间、在两个凸角之间等)的面的图案，其中在两个角之间的该面的长度小于或等于由OPCA见则定义的长度。可以纟是供这个最小长度，例如，通过用户丰t入(如，来自OPC工禾呈师)、/人i己忆器和/或存4诸器等中。每一个小凹入部分可具有形成在面的一端的凸角(如，一个具有约90度角度的"外"角)和形成在面的另一端的凹角(如，具有约270度角度的"内"角)或凸角。凹入部分-填充步骤可包括填充小凹入部分，使得输出布局数据(其中小凹入部分被填充)不违反所应用的设计规则。可以4吏用通过本方法产生的掩才莫图案lt据以形成例如包括电线、触点和/或通孔的金属层。凹入部分-填充步骤可包括填充与掩模图案中的多个图案相邻的小凹入部分，其中该多个图案可能由于小的工艺净谷度而以其他方式(如，在本凹入部分-填充步骤的存在下)引起逐渐缩小或桥连(如，在金属线上)。在实施凹入部分-填充步骤后，实施OPC步骤之前，重复DRC(如，来测定是否凹入部分-填充步骤引起任何设计规则的违规)。而且，凹入部分-填充步骤以及任何补充的DRC步骤可以反复实施。图6A至6C是说明根据示例性的布局数据，不进行本凹入部分-填充工艺的OPC结果以及进行本凹入部分-填充工艺的OPC结果之间的比4交的示图。图6A示出了具有小凹入部分610和611的示例性原有布局图案602。图6B示出了原有布局图案以及附加在其上的示例性OPC形成图案606，其中不实施凹入部分-填充工艺以产生图案606。图6C示出了图案604(其中小凹入部分通过实施凹入部分-填充工艺而被除去)以及基于填充的图案604的OPC形成图案(OPCresultpattern)608。参考图6B,图案602具有7个顶点(如，其可以OPC工艺中的分辨单位)。因此，OPC输出图案具有7个对应产生的边缘。现在参考图6C，在OPC输出图案608中，凹入部分-填充图案602具有对应于三个边纟彖的三个顶点。因此，在凹入部分-填充工艺实施后实施OPC的情况中，顶点(其是分辨单位)的凄t量减少，产生的边缘的数量减少，并且在实施OPC之后的数据库的形成被简化。因此，可以减少在光掩模板制造中由于转角圓化所引起的误差，并且减少在通过简化复杂图案和简化OPC结果来制造光掩才莫板时可能发生的误差。当实施凹入部分-填充工艺时，可以注意到以下几点。第一，器件性能不应该由于凹入部分-填充工艺而改变。因此，可能很难将凹入部分-填充工艺应用到具体的层上，如有源区和控制冲册。应该;险测器件性能来测定是否器件性能是否受到本操作的影响。第二，将不会由本凹入部分-填充工艺？1入i殳计头见则违夫见。因为该凹入部分-填充工艺可3夺多边形力。入到凹入部分或凹口中，所以零^f牛之间的空间可以;故减小，其可形成小于由所应用的i殳计失见则所允i午的空间。因此，不会发生桥连。以下的表l示出了多边形的数量，小凹入部位的数量以及布局数据库的OPC运行时间，在一种情况下，即参考0.13-|amCMOS图像感应器(CIS)的金属1层(如，利用Al工艺的具有160/180的线/空间设计规则)的数据库来实施凹入部分-填充工艺。<table>tableseeoriginaldocumentpage15</column></row><table>参考表1，在CIS数据库受到凸出部分-填充工艺处理的情况下，OPC形成图案被简化并且因此OPC的运行时间被稍微减少。从表格的第四排和第四纵行可以看出，在大量的逻辑模式分配在数据库中的情况下，小凹入部分的凄t量^皮减少约12%。结果，可以看出在凹入部分-填充工艺后OPC的运4亍时间净皮减少。因为根据设计规则利用几何性质来实施凹入部分-填充工艺，所以这不会花费太多时间。在示例性实施方式中，凹入部分-填充运行时间小于5分钟。这个值接近于由于凹入部分-填充工艺而使得OPC运行时间的减少。因此，包括凹入部分-填充工艺的全部加工时间将不会由于包括凹入部分-填充工艺而4皮相当大地增长。而且，通常受到凹入部分-填充工艺处理的多边形的数量与总数据库的大小相比不是很大。图7A至7B是示出空间点强度(aerialimageintensity)的示图，才艮据金属层的示例性布局图案，在一种情况中，在不进4亍凹入部分-填充工艺下实施OPC,并且在一种情况中，在进行凹入部分-填充工艺下实施OPC。随着设计规则的降低和布局图案密度的增大，工艺的图案裕度净皮相应地降低。图7A示出了一个示例性器件的空间点强度，其中OPC在不进行凹入部分-填充工艺下实施。图7B示出了一个示例性器件的空间点强度，其中OPC在进行本凹入部分-填充工艺下实施。在图7B中，可以看出才艮据一个变化的工艺的图案轮廓中的改变比图7A的图案中的更稳定。因此，当使用凹入部分-填充工艺时，对于金属电线的断路和短路的工艺裕度被增大。因为当实施凹入部分-填充工艺时，金属连线的面积#:增大(如图7B所示)，所以可以看到即使在触点/通孔-层叠加部分，工艺裕度也可以被增大。图8A和8B是示出实施OPC之前和之后的示例性布局图案，以及在不实施凹入部分-填充工艺的情况下和实施了凹入部分-填充工艺的情况下的示例性模拟及晶片图像的示图。在图8A的最后一排中示出的第一示例性图案(例I)中的晶片图像图案，在凹入部分-填充工艺之前实施OPC的情况下，图案在其中接触的逐渐缩小现象出现在中间位置。与之相比，也被实施凹入部分-填充工艺，图案的线宽是稳定的。在图8B的最后一排中示出的第二示例性图案(例II)的晶片图像中也可以看到同样的现象。/人晶片图《象结果中，可以看出在OPC之后形成在晶片中的图案可以纟鼓弱i也对抗缩颈现象(pinchphenomena)、逐渐缩小和/或桥连，但是通过实施本凹入部分-填充工艺而使图案化能更稳定。如上所述，在根据本发明的制备用于半导体器件的掩模的方法中，可以通过填充布局^t据的小凹入部分而简化布局凄t据，通过除去OPC流量中不必须的OPC形成图案而促进光掩模板的制造，通过减少诸如抗缩颈现象、逐渐缩小和/或桥连的误差，(其可由OPC形成图案中的不必须和/或过多的边缘而引起)来提高工艺裕度，因此提高了器件的产量和可信度。本发明的实施方式也包4舌运算法则、计算枳』程序(多个程序)和/或软件，在通用计算4几和配置有传统数字信号处理器的工作站中是可完成和/或可扭^亍的、^皮配置以实施本文中所4皮露的一种或多种操作。因此，本发明的进一步方面涉及完成以上方法的运算法则和/或4t件。例如，本发明可进一步涉及计算才几程序、计算才几可读形式的介质或含有一系列指令的波形(waveform),当通过合适的处理器(如信号处理器，例如微控制器、微处理器或DSP器)被执行时，其4皮配置来实施上述方法和/或运算法则。例如，计算才几程序可以是可读介质中的任意一种，计算才几可读的介质可包括可被设置用来阅读介质并处理储存在其上或其中的编码的处理器(如软盘、CD-ROM、磁带或硬盘驱动)读出的任何介质。这种代码可包括结果代码、源编码和/或二进制代码。对于本领域的技术人员而言，在不脱离本领域的精神或范围内，可以作各种修改和变化。因此，本发明覆盖在所附权利要求以及其等同替代物的范围内所提供的本发明的修改和变化。权利要求1.一种制备用于半导体器件的掩模的方法，所述方法包括检测违反设计规则的用于所述掩模的布局数据，以及纠正所述违反设计规则的所述布局数据中的一个或多个误差；填充所述布局数据中的小凹入部位；在所述凹入部分-填充布局数据中实施光学邻近校正；以及利用受到光学邻近校正处理的所述凹入部分-填充布局数据生成掩模图案。2.根据权利要求1所述的方法，进一步包括，在所述实施光学邻近校正步骤之前，进一步再次检测所述凹入部分-填充布局数据并且纠正违反所述设计规则的任何误差。3.根据权利要求1所述的方法，其中所述每一个小凹入部分包括具有至少一个面以及至少一个角的具有小于最小长度的图案。4.根据权利要求3所述的方法，其中所述最小长度是用于制备所述半导体器件的制备技术的临界尺寸。5.根据权利要求1所述的方法，其中所述每一个小凹入部分包括具有位于第一面一端的凸角以及位于第一面另一端的凹角或凸角。6.根据权利要求3所述的方法，其中填充所述小凹入部分包括加入多边形并除去具有小于最小长度的所述小凹入部分的面。7.根据权利要求1所述的方法，其中所述凹入部分-填充布局数据不违反所述设计^L则。8.根据权利要求1所述的方法，其中所述掩模图案被用于形成金属层、4妄触层或通孔层。9.根据权利要求1所述的方法，其中所述小凹入部分与引起逐渐缩小或桥连的图案相邻。10.根据权利要求9所述的方法，其中所述逐渐缩小和桥连是由于掩模图案中的小的工艺裕度引起的。11.根据权利要求1所述的方法，其中在填充所述小凹入部分的步骤中，运行时间是0.3-5分钟。12.根据权利要求1所述的方法，其中在填充所述小凹入部分后，所述在凹入部分-填充布局数据中实施光学邻近校正的步骤具有;咸少的运4亍时间。13.根据权利要求1所述的方法，进一步包括，在所述检测违反设计规则的布局数据以及纠正所述设计规则违规的步骤之后，实施掩模数据准备工艺。14.根据权利要求13所述的方法，其中所述掩模数据准备工艺包括产生用于布局的重叠4定，其中所述i殳计失见则纟皮;险测。15.根据权利要求13所述的方法，其中所述掩模数据准备工艺包括产生用于布局的工艺控制监测(PCM)模式、CD监测模式和虚拟图案，其中所述设计失见则净皮冲企测。16.根据权利要求14所述的方法，其中所述掩模数据准备工艺包括产生用于布局的工艺控制监测(PCM)模式、CD监测模式和虚拟图案，其中所述设计规则被检测。全文摘要一种制备用于半导体器件的掩模方法，包括检测半导体中用于掩模的布局数据，以及纠正布局数据中违反该设计规则的任何误差，填充布局数据中的小凹入部分，在凹入部分-填充布局数据中实施光学邻近校正，以及利用受到光学邻近校正处理的凹入部分-填充布局数据来产生掩模图案。通过这个工艺，可以通过受到光学邻近校正处理来简化布局数据库并且使得可引起不必要的光学邻近校正(OPC)问题的任何误差最小化。文档编号G03F1/14GK101334586SQ20081012623公开日2008年12月31日申请日期2008年6月26日优先权日2007年6月26日发明者金英美申请人:东部高科股份有限公司