用于声信号处理的数字信号处理装置的制作方法

专利名称：用于声信号处理的数字信号处理装置的制作方法
技术领域：
本发明专利申请是申请日为96年1月12日，申请号为96100867.9，发明名称为“用于声信号处理的数字信号处理装置”的分案申请。
本发明涉及一种数字信号处理装置，用于合成与音乐音或其它可听声相对应的数字声波形信号，并且/或者用于把各种各样的基音效果或声响效果传给数字声波形信号。
本发明还涉及一种通过组合共振峰声以合成具有共振峰的口声或乐音的口声及乐音(即声音)合成装置。
随着近来数字信号处理技术与集成电路技术的进步，已经提出了各种各样的装置，这些装置使用专用LSI(大规模集成电路)，并且根据存储的微程序，执行各种信号的预定算术运算，以合成数字声波形信号或把期望的基音或声响效果传给数字声波形信号。这些通常称为数字信号处理器或DSP的装置被并到音或声信号处理装置里，比如电子乐器或声源装置。
例如，在把这样一个数字信号处理器应用到一个电子乐器，以合成数字音波形信号时，通常是构成单个数字信号处理器，以使整机电路安排成按照一个特定波形合成方法(比如共振峰声合成方法或FM(频率调制)合成方法)执行所有顺序操作，并且还在该信号处理器中存储描述顺序操作的微程序。
然而，就常规所知的用在电子乐器中的数字信号处理器来说，单个数字信号处理器必须构成为执行所有音波形合成操作。为此，在操作周期的总次数增加时，就要求高的处理速度，以满足现今电子乐器中操作趋于复杂及多功能化，以及音产生通道数目趋于增加。但是，因为对处理速度增加自然有一个极限，所以变得难以满足这样的要求。此外，在组合使用多个音合成方法(比如同时产生频率调制合成声及噪声共振峰声)以构成一个音合成系统时，该合成系统必须设计成对各个音合成方法以与其它方法相独立地执行顺序操作，这样导致系统的总尺寸增加；因此，在过去难以构成一个有效的音合成系统。此外，即使在音合成系统中只使用一种音合成方法，为了改变部分操作的内容，整个数字信号处理器必须重新设计，这样效率亦低。因此，常规数字信号处理系统既不能有效地遵守改变用于音波形合成或处理的操作内容的要求，也不能提供多功能音合成数字信号处理系统，以便容许有选择地在多个音合成方法之间转换使用，以及组合使用种种音合成方法。
如通常所知，口声由一个谐音部分(清音)和一个元音部分(语音)构成。就元音部分来说，由肺呼出的空气流激发声带振动，并且结果产生的空气振动波通过气管及口腔从人体发射出。当振动空气通过口腔时，根据口腔的形状，即舌、唇、颌的结构，传给各种各样的共振特征，所以可以产生各种各样音色的口声。
元音有多个特征共振峰。通过人工方式合成这些特征共振峰，就能以某种程度的保真度重新产生期望的口声。已知的口声合成装置产生一个具有指定频率及指定基音的窗函数的周期波形(例如正弦波)，并且把该周期波形与窗函数相乘，以形成一个共振峰声。
从另一方面来说，一种形式的清音合成装置在本申请的受让人所提交的日本专利申请No.HEI 1-91762中提出，这个装置设计成通过低通滤波器以频带控制白噪声来产生一个噪声，并且把该噪声与具有指定频率的周期波形相乘，由此产生一个噪声共振峰。通过组合口声共振峰及噪声共振峰，就能产生期望的声音。
为了产生声音，足以提供各个设计产生一个共振峰的多个音产生通道，并且组合由这些通道产生的各自共振峰。为此，必须使单个音产生通道产生的共振峰具有待产生声所特有的中心频率，均匀窗函数基音，并且所有音产生通道同时启动声产生。
因此，本发明的一个目的是提供一种有效的声信号合成装置，它能使操作执行速度提高，并且它使装置实现增加设计及制造的方便性，增加通用性，以及提高经济效率。
本发明的另一目的是提供一种有效的声信号合成装置，它以简单的结构和控制容许富于多样性的声合成。
本发明的又一目的是提供一种声信号合成装置，它有一个合成的音产生指令功能，使多个音产生通道同步产生声信号，并且把所产生的声信号组合一起，以合成单个声。
本发明的再一目的是提供一种口声与乐音合成装置，即声合成装置，它通过多个声产生通道产生相同共振峰基音的共振峰，并且把所产生的共振峰组合一起，以产生单个声，这里共振峰基音例如用周期波形乘以窗函数基音而建立。
为了实现上述目的，按照本发明的第一方面的一种数字信号处理装置包括一个参数供给部分，用于供给期望声信号处理所必要的多个参数，多个独立的数字信号处理器部分，各个处理器部分接收一个预定操作所必要的参数，以便按照接收的参数及一个预定程序，对数字输入数据输入执行预定操作，并且由此输出处理的数据，一个参数馈给部分，包括与各个数字信号处理器部分连接的第一总线，以便通过第一总线对预定一个或多个数字信号处理器部分分布地供给参数，以及一个数据传送部分，包括与各个数字信号处理器部分连接的第二总线，以便通过第二总线传送各个处理器部分的输出数据，其中至少预定一个数字信号处理器部分通过第二总线接收另一处理器部分的输出数据，并且使用接收的数据作为输入数据，执行预定操作，以便根据组合数字信号处理器部分所执行的操作，执行期望的声信号处理，并且结果处理的声信号作为预定一个数字信号处理器部分的输出数据，送到第二总线。
在这样安排的数字信号处理装置中，多个独立的数字信号处理器部分以相互并行的关系设置，其各个接收一个预定操作所必要的参数，以便按照接收的参数及一个预定程序，对数字输入数据执行预定操作，并且由此输出处理的数据。数字信号处理部分通过第一及第二总线相互连接，以便必要的参数分配给处理器部分，并且各处理器的操作结果由第二总线传送，以用于一个或多个其它数字信号处理部分。因此，至少预定一个数字信号处理器部分通过第二总线接收另一处理器部分的输出数据，并且使用接收的数据作为输入数据，执行预定操作。这样，能根据组合数字信号处理器部分所执行的操作，执行期望的声信号处理，并且结果处理的声信号作为预定一个数字信号处理器部分的输出数据，送到第二总线。
因为上述声信号合成装置的特点，即期望的声信号处理是根据组合数字信号处理器部分所执行的操作来执行(即用于处理数字声信号的一系列操作分配到与数字信号处理器部分相对应的多个操作组之中，并且以并行方式在处理器部分中同时执行)，所以即使在所包括的处理步骤相对多，以及多通道声信号有待处理时，期望声信号处理所必要的操作执行速度亦能显著增加。
此外，因为足以使各个数字信号处理器部分只执行所分配的操作，所以在各处理器部分中待执行的操作能显著得到简化。这样使得各处理器部分在电路结构中得到显著简化，并且处理器部分在电路结构中能构成相似。结果，能更容易且成本更低地设计与制造各处理器部分，并且此外能大大提高本发明的合成装置的通用性。
此外，因为数字信号处理器部分通过第一及第二公共总线相互连接，所以足以使得用于传送输入参数及输出数据的电线或连接线简单地与总线连接，而无需复杂的分开接线。因此，所使用的数字信号处理器部分的数目能极其容易地有选择地增加或减少。这样同样能提高合成装置的通用性，并且实现有效使用合成装置。
此外，在组合使用不同种类的音合成方法以构成一个音合成系统情况下(例如，在同时产生频率调制合成声及噪声共振峰声，或同时产生常规共振峰声及噪声共振峰声情况下)，由一个对不同方法为相同的操作算法可作处理的操作可以用同一数字信号处理器部分执行。因为这个特点，能提供一个有效系统，而无需像过去那样对各音合成方法分开执行一系列操作。虽然在本发明中对所使用的各个音合成方法，是利用不同的数字信号处理器部分来执行用于产生一个声波形的操作，但是系统能以这样方式有效地构成，即用于产生包络信号数据的操作由一个公共数字信号处理器部分执行。
此外，在改变部分按照一个音合成方法用于合成或处理数字声信号的一系列操作时，足以在电路结构中仅改变与该部分相对应的任何数字信号处理部分。这个特点有利地容许以低成本有效地改变设计。因此，本发明能有效地遵守更改声波形合成或处理的内容的要求。此外，本发明能有效地提供一种用于声合成或处理的多功能类型数字信号处理系统，它允许音合成方法如期望那样从一种转换到另一种，并且还允许组合使用不同的音合成方法。
按照本发明的第二方面在多个通道中用于合成声信号的一种声信号合成装置包括多个操作处理部分，用于执行与顺序声合成信号处理所分成的信号处理分段相对应的操作，操作处理部分，相互之间以并行关系提供，以便同时执行操作，各个操作处理部分对多个通道以分时为基础在处理部分所独有的分时通道处理定时里执行操作，由此输出各个通道的操作结果，至少一个操作处理部分，通过使用另一操作处理部分的操作结果来执行操作，一个数据传送部分，包括一个与各个操作处理部分连接的总线，以便通过该总线把各个操作处理部分的操作结果传到另一操作处理部分或一个声信号输出端口，以及一个参数供给部分，用于对各个操作处理部分供给一个各个通道中声信号合成所必要的参数。
此外，按照本发明的第三方面的一种数字信号处理装置包括一个参数供给部分，用于供给多个期望声信号处理所必要的参数，多个独立的数字信号处理器部分，各个处理器部分包括一个操作处理部分，用于接收预定操作所必要的参数，以便按照接收的参数及一个预定程序，对数字输入数据执行期望操作，以及具有写及读端口的双端口存储器，用于存储从操作处理部分输出的操作结果数据，一个参数馈给部分，包括与各个数字信号处理器部分连接的第一总线，以便通过第一总线把参数分布送到预定一个或多个数字信号处理器部分，以及一个数据传送部分，包括与各个数字信号处理器部分连接的第二总线，以便通过第二总线传送从各个处理器部分的双端口存储器的读端口读出的输出数据，其中至少预定一个数字信号处理器部分通过第二总线接收另一数字信号处理器的输出数据，并且使用接收的数据作为输入数据，执行预定操作，以及各个数字信号处理器通过双端口存储器供给操作结果数据，用于其它数字信号处理器部分，能够在与其它数字信号处理器部分的定时相独立的定时里操作。
这样安排的按照第二及第三方面的声信号合成装置及数字信号处理装置在结构、操作及结果方面与第一方面合成装置相似。
换句话说，与第一方面数字信号处理装置类似，第二方面声信号合成装置其特征在于提供多个操作处理部分，并且用于合成声信号的一系列操作划分成与操作处理部分相对应的多个操作组，并且以并行方式在处理部分中同时执行。特别是，各个处理部分允许在与其它处理部分独立的其自己的分时处理定时里执行所分配的操作。因为这个特点，各个处理部分的分时处理定时例如能按照分配给单个处理部分的操作的各自作用，调整成与其它处理部分的分时处理定时不同。结果，通过适当控制单个处理部分的分时处理定时相互之间不同或相同，一个数字信号处理器部分的操作结果就能在最佳定时里适当传到另一数字信号处理器部分，这样使得操作处理整体上以平滑方式快速进行。
此外，在按照第三方面的数字信号处理装置中，各个数字信号处理器部分包括一个操作部分，用于接收预定操作所必要的参数，并且按照所接收的参数及预定程序，对数字输入数据执行预定操作，以及一个具有写及读端口的双端口存储器，用于存储操作部分输出的操作结果。因为这样，在各处理器部分中对双端口存储器写入数据及读出数据就能以与其它数字信号处理器部分的定时无关地定时控制。因此，当一个数字信号处理器部分(第一数字信号处理器部分)接收并利用另一数字信号处理器部分(第二数字信号处理器部分)的双端口存储器输出的数据时，数据读出操作就能与第二数字信号处理器部分的写定时分开，在第一数字信号处理器部分的独立定时里加以控制。这样安排允许各处理器部分与其它处理器部分相互独立地操作，并且因此处理器部分能执行各自操作算法，相互之间没有过度地制约。
按照本发明的第四方面的一种声信号合成装置包括一个声信号产生部分，用于根据单个供给通道的参数，在多个通道中产生分开的声信号，一个参数供给部分，用于对各通道提供参数，待供给各通道的参数包括音产生指令信息及同步音产生指示数据，以规定该通道是否应当与任何其它通道同步地产生声音，以及一个控制部分，根据供给各通道的同步音产生指示数据，以这样方式控制声信号产生部分，即任何指定担任同步音产生的通道与预定一个或多个其它通道相同步地产生一个声信号。
因为在第四方面的声信号合成装置中，规定是否与任何其它通道相同步地产生音的同步音产生指示数据是与其它通道独立地供给各通道，所以同步音产生控制如期望那样在不同组合通道中实现。当时，除了那些用于同步声产生以外的参数，比如音色设置及控制参数，对各通道可以有选择地设置，并且因此在指定通道中通过组合不同共振峰结构或不同谐音部分的声音，能使单个复杂的音信号合成。因此，对各通道只是有选择地设置同步音产生指示数据，就能通过指定通道的不同组合，容易地且以简单的通道结构，合成具有不同共振峰结构或不同谐波分量的不同组合的音信号。
按照本发明的第五方面的一种口声及乐音合成装置，即声合成装置，包括多个波形产生部分，用于接收指令一个声产生开始的声产生开始信号以及基音信息，以便响应声产生开始信号，根据基音信息形成一个声波形，一个控制装置，用于对一个特定波形产生部分供给声产生开始信号及基音信息，以及一个传送部分，用于把声产生开始信号及基音信息从特定波形产生部分传到另一波形产生部分。
在第五方面合成装置中，因为安排声产生开始信号及基音信息通过传送部分从特定波形产生部分自动传到另一波形产生部分，所以足以只对一个波形产生部分供给声产生开始信号及基音信息。这样消除了必须同时对所有波形产生部分供给声产生开始信号及基音信息，并且因此有效地使声产生控制变得便利。
为了更好理解本发明的种种特点，下文将参照附图详细叙述本发明的优选实施例。
在附图中

图1是说明按照本发明的一个实施例的使用数字信号处理装置的电子乐器的一般硬件结构的方块图；图2是说明图1乐器中多个信号处理器(DSPs)之中信号及信息流的功能方块图；图3是说明图1所示第一数字信号处理器(DSP1)的基本结构的方块图；图4A至图4D是说明图1单个数字信号处理器中包含的双端口存储器(RAM)的典型存储映像的示意图5是说明图1所示第一数字信号处理器(DSP1)的一般硬件结构的方块图；图6是说明图1所示第三数字信号处理器(DSP3)的一般硬件结构的方块图；图7是说明图1所示第四数字信号处理器(DSP4)的一般硬件结构的方块图；图8是说单个数字信号处理器中分时通道处理之间操作关系的定时图；图9是说明按照共振峰声合成方法的第一数字信号处理器的微程序步骤所执行的典型操作；图10是说明第一数字信号处理器所执行的详细算术运算的组合功能方块图；图11是说明在第三数字信号处理器的微程序步骤的典型操作的定时图；图12是说明第三数字信号处理器所执行的详细算术运算的组合功能方块图；图13是按照共振峰声合成方法在第四数字信号处理器的微程序步骤执行的典型操作的定时图；图14是说明由共振峰声合成方法所执行的详细算术运算的组合功能方块图；图15是说明按照频率调制合成方法在第一数字信号处理器的微程序步骤执行的典型操作的定时图；图16是说明按照频率调制合成方法在第四数字信号处理器的微程序步骤执行的典型操作的定时图17是说明在共振峰声合成中由第一数字信号处理器形成的不同相位数据的波形图；图18是说明在共振峰声合成中由第四数字信号处理器产生的不同音波形的波形图；图19是从电子乐器的微计算机部分供给单个数字信号处理器的不同参数数据的表；图20是用示意图表示由预定数字信号处理器实现的一个频率调制操作机构中执行的算术运算；图21是说明由组合频率调制合成操作机构实现的频率调制合成操作运算的功能方块图；图22是说明在所示通道为并行布置时，在连同所有通道的通道同步标志RBP为“0”值情况下，通道同步过程的一个例子的功能方块图；图23是说明在所示通道为并行布置时，在连同一个通道的通道同步标志RBP为“1”值情况下，通道同步过程的另一例子的功能方块图；图24是说明按照本发明的另一实施例的口声及乐音合成装置的方块图；图25是说明图24口声及乐音合成装置的声产生通道的一个例子的方块图；图26是说明图25的口声共振峰发生器的例子的方块图；图27是说明在图26的口声共振峰发生器的不同点获得的典型波形的曲线图；图28是说明图24的噪声共振峰发生器的一个例子的方块图，以及图29是说明频率调制声源电路的一个例子的方块图。
图1是说明使用按照本发明的一个实施例的数字信号处理装置的电子乐器的一般硬件结构的方块图，其中数字信号处理部分DSPS包括四个数字信号处理器DSP1、DSP2、DSP3及DSP4。这些数字信号处理器DSP1、DSP2、DSP3及DSP4相互之间以并行关系，通过一个参数总线PBUS及一个计算机接口CIF，与电子乐器的一个微计算机部分COM(包括一个CPU、一个ROM以及一个RAM)连接。根据演奏者(或用户)在一个操作机构部分OPS(包括性能操作机构及控制板操作机构)上的操作，微计算机部分COM对数字信号处理器供给各种各样的参数数据，以用于设置各待产生音的基音、音色、音量等等。这些参数通过计算机接口CIF及参数总线PBUS分布送到数字信号处理器DSP1-DSP4中预定那些。数字信号处理器DSP1至DSP4还通过数据总线DBUS相互连接，以在它们之间交换数据。此外，数字信号处理器DSP1至DSP4与一个用作输出端口的数据接口DIF连接，并且还通过该数据接口DIF与一个数字—模拟转换器DAC连接。同步音波形信号数据从一个预定数字信号处理器(在本实施例中为第一数字信号处理器DSP1)输出，作为算术运算的最终结果。转换成模拟形式的同步音波形信号通过声系统SS重新生成可听声。
此外，利用PCM(脉冲编码调制)技术存储从外部源抽样的音波形数据的波形存储器WM通过接口MIF及数据总线DBUS与单个数字信号处理器DSP1至DSP4连接，并且还通过接口MIF、参数总线PBUS以及接口CIF，与微计算机部分COM连接。一个时钟脉冲发生器CLKG对数字信号处理器DSP1至DSP4产生并供给系统时钟脉冲。
在上述数字信号处理器DSPS中，用于合成数字音波形的不同算术运算及其它处理划分成或分类成多个配给数字信号处理器DSP1至DSP4并且由它们执行的操作组。例如，第一数字信号处理器DSP1分配为多个(典型为18个)音产生通道的各个准备顺序相位数据的操作(在下文称作“相位操作”)，并且还分配为各个通道总加另一数字信号处理器(例如，DSP4)中产生的音波形数据的操作(在下文称作“混合操作”)。第二数字信号处理器DSP2分配为各个通道准备包络数据的操作(在下文称作“包络操作”)。第三数字信号处理器DSP3分配为在各个通道中形成用于音波形产生的噪声信号的操作(在下文称作“噪声操作”)，并且还分配读出PCM波形数据的操作(在下文称作“PCM操作”)。第四数字信号处理器DSP4分配为利用由其它数字信号处理器DSP1、DSP2及DSP3提供的相位数据、包络数据及噪声信号，对各个通道产生音波形信号的操作(在下文称作“波形产生操作”)。
图2是说明图1数字信号处理部分DSPS中数字信号处理器DSP1至DSP4之间信息及信号流的功能方块图。微计算机部分COM根据分配的操作，供给数字信号处理器DSP1至DSP4如图19所枚举的预定参数数据。后文将说明哪个参数数据供给哪个数字信号处理器DSP1-DSP4。
更具体地说，对各个通道，第二数字信号处理器DSP2根据微计算机部分COM供给的各种包络设置数据，准备包络数据，并且通过数据总线DBUS把这样准备的包络数据送到第一及第四数字信号处理器DSP1及DSP4。这些包络数据包括振幅控制包络数据EG，以及还有基音控制包络数据(例如，冲滑数据AG)、波形内插系数数据IP等等，这些数据的值将随时间的变化顺序改变。
对各个通道，第一数字信号处理器DSP1根据微计算机部分COM供给的基音设置及音色设置参数数据，准备与待产生音的基音相对应的顺序相位数据PG。第一数字信号处理器DSP1通过数据总线DBUS，把这样准备的顺序相位数据PG送到第四数字信号处理器DSP4。
对各个通道，第三数字信号处理器DSP3根据微计算机部分COM供给的音色设置参数，准备相关噪声信号BWR。这个信号处理器DSP3通过数据总线DBUS，把这样准备的相关噪声信号送到第四数字信号处理器DSP4。
此外，对各个通道，第四数字信号处理器DSP4利用微计算机部分COM输出的音色及音量设置参数，以及相位数据PG、包络数据(考虑振幅控制包络数据EG及内插系数数据IP两者的音量电平数据LVL)及相关噪声信号BWR，产生具有预定基音、音色及音量的音波形数据。第四数字信号处理器DSP4通过数据总线DBUS把这样准备的音波形数据送到第一数字信号处理器DSP1。第一数字信号处理器DSP1总加第四数字信号处理器DSP4供给的所有通道的音波形信号，并且通过数据总线DBUS及接口DIF把结果总加的音波形数据送到数字—模拟转换器DAC。
其次，将参照图3叙述各个数字信号处理器DSP1、DSP2、DSP3及DSP4的基本硬件结构，这里DSPn表示数字信号处理器DSP1至DSP4中任何一个。数字信号处理器DSPn中的微程序供给部分5包括一个存储装置，它预存储描述分配给数字信号处理器DSPn的数字波形合成操作的微程序。例如，在第一数字信号处理器DSP1的微程序供给部分5中预存储用于上述相位操作及混合操作的微程序；在第二数字信号处理器DSP2的微程序供给部分5中预存储用子上述包络操作的微程序；在第三数字信号处理器DSP3的微程序供给部分5中预存储用于上述噪声及PCM操作的微程序，以及在第四数字信号处理器DSP4的微程序供给部分5中预存储用于上述波形产生操作的微程序。
注意到本实施例能够使用共振峰声合成及频率调制合成方法，用于没有使用外部波形存储器WM的音波形产生处理。为此，第一数字信号处理器DSP1的微程序供给部分5包括两个不同设置的微程序，一个设置用于共振峰声合成，以及另一个设置用于频率调制合成。相似地，第四数字信号处理器DSP4的微程序供给部分5包括两个不同的微程序，一个用于共振峰声合成，以及另一个用于频率调制合成。相反，执行包络操作的第二数字信号处理器DSP2及执行噪声操作的第三数字信号处理器DSP3执行各自相同的微程序，而不管两个方法中哪个用于音波形合成，因为操作内容对这两个方法相同。
控制信号产生部分6取出并译码微程序供给部分5中包含的微程序所提供的指令，并且根据所取出的指令产生一个控制信号。在各个数字信号处理器DSP1至DSP4中，控制信号产生部分6响应通过数据总线PBUS指定的各种参数中所包含的接通信号，开始取出并译码微程序指令。接通信号指示音产生的开始。在各个数字信号处理器DSP1至DSP4中，控制信号产生部分6响应通过数据总线PBUS指定的各种参数中所包含的音合成算法指示参数ALG，或者选择用于共振峰声合成的微程序，或者选择用于频率调制的微程序，并且按照指定的音合成算法，修改所选择的微程序。根据供给部分5提供的微程序产生的各种控制信号提供给一个算术运算/存储部分7。
算术运算/存储部分7按照控制信号产生部分6提供的各种信号，执行种种操作，比如算术运算、数据存储、选择、延迟以及数据转换。算术运算/存储部分7包括一个运算器(ALU)8，用于执行四种算术运算及逻辑运算，以及一个双端口随机存取存储器RAMn。如先前相对图2所述，通过参数总线PBUS把各种参数数据从微计算机部分COM供给数字信号处理器DSP1至DSP4，并且通过数据总线DBUS，各个数字信号处理器DSP1至DSP4可以接收任何其它数字信号处理器输出的数据。这样的外部数据通过数据接口IF输入运算器8。此外，如图3所示，运算器8的结果操作输出在存储器RAMn中延迟或存储之后，通过数据接口IF反馈到部分8。按照控制信号产生部分6输出的控制信号，各个数字信号处理器DSP1至DSP4的运算器8使用这些数据执行预定分配的操作。
双端口随机存取存储器RAMn具有分开的输入及输出数据端口，并且因此是一个能够同时执行读和写操作的随机存取存储器。在图中，RAMn表示数字信号处理器DSP1至DSP4中双端口随机存取存储器RAM1、RAM2、RAM3、RAM4中任何一个。在双端口随机存取存储器RAMn中存储的数据(即表示有关数字信号处理器DSP的运算器8的运算结果输出的数据)读出用于那个数字信号处理器DSP，通过数据总线DBUS送到另一数字信号处理器DSP或送到转换器DAC。如先前所述，各个数字信号处理器DSP1至DSP4可以通过数据总线DBUS从任何其它数字信号处理器供给数据。因此在各数字信号处理器DSP1至DSP4中提供的线LX，通过数据总线DBUS用于接收从任何其它数字信号处理器传送的数据。
图4A至4D表示单个数字信号处理器DSP1至DSP4中双端口随机存取存储器的数据存储映像。
图4A表示第一数字信号处理器DSP1中随机存取存储器RAM1的数据存储映像。这个存储器RAM1包含两组18—通道存储区，分别用于存储两组(第一及第二组)基音相位数据PGp1及PGp2，这些数据将用于共振峰声合成，以及还包含两组18—通道存储区，分别用于存储两组(第一及第二组)中心频率相位数据PGf1及PGf2，这些数据将用于共振峰声合成。基音相位数据PGp1与PGp2及中心频率相位数据PGf1与PGf2各自指示一个指定波形信号的瞬时相位(顺序相位)。在选择频率调制合成方法时，如后文所述，用于中心频率相位数据PGf1及PGf2的存储区还用作存储两个(第一及第二)频率调制操作机构OP1与OP2所产生的相位数据的存储区。此外，随机存取存储器RAM1包括两组18—通道存储区，分别用于存储两组(第一及第二组)窗函数相位数据PGw1及PGw2，这些数据将用于共振峰声合成，18—通道存储区，用于存储噪声信号的相位数据PGu，以及用于存储用来扫调控制的左通道及右通道音波形混合数据MIXL及MIXR的存储区。音波形混合数据MIXL及MIXR与左及右扬声器相一致通过混合单个通道的音波形数据获得。
图4B表示第二数字信号处理器中双端口随机存取存储器RAM2的数据存储映像。这个存储器RAM2包含用于存储冲滑数据AG的18通道存储区，以用于正常音波形信号(即在上升音时控制基音的时间变化的数据)，以及其它用于存储冲滑数据AGu的18—通道存储区，以用于噪声共振峰音合成。冲滑数据AG及AGu是基音控制包络数据。存储器RAM2还包含三组18—通道存储区，分别用于存储三组包络数据EG，这些数据用于控制振幅的时间变化，以及其它三组18—通道存储区，分别用于存储三组内插数据IP，这些数据将用作随时间变化的内插系数。此外，存储器RAM2包含两组18—通道存储区，分别用于存储两组音量电平数据LVL1及LVL2，这些数据将用于共振峰声合成或频率调制声合成，以及18—通道存储区，用于存储音量电平数据LVLu，以用于噪声共振峰声合成的，以及用于存储包络波形分段的存储区。在三组包络数据EG及内插数据IP中，一组是用于PCM操作的数据，以及两组是用于共振峰声合成及频率调制声合成的数据。音量电平数据LVL1、LVL2、LVLu各自是包络数据EG与内插数据IP的积。尽管音量电平数据LVL1、LVL2、LVLu从第二数字信号处理器DSP2输出到处理器DSP4，但是包络数据EG及内插数据IP在第二数字信号处理器DSP2之中处理，而没有输出到其它数字信号处理器DSP1、DSP3、DSP4。
图4C表示第三数字信号处理器DSP3中双端口随机存取存储器RAM3的数据存储映像。这个存储器RAM3包括18—通道存储区，用于存储数据BWR，这些数据各个是通过对低通噪声信号加上一个直流电流分量，并且限制其带宽而获得，(这些数据BWR亦称作相关噪声信号)。存储器RAM3包括18—通道存储区，用于存储数据LF(低通噪声信号)，以及其它18—通道存储区，以在操作期间用作一个工作随机存取存储器。
图4D表示第四数字信号处理器DSP4中双端口随机存取存储器RAM4的数据存储映像。这个存储器RAM4包括用于存储第一波形数据TR1的18—通道存储区，用于存储第二波形数据TR2的另一18—通道存储区，用于存储反馈波形数据FR的另一18—通道存储区，以及在操作期间为获得噪声波形，用作一个工作随机存取存储器的“娱乐音”存储区。在共振峰声合成中，用于第一波形数据TR1的存储区用作存储音波形数据的存储区，但是在频率调制合成中，它们用作存储第一频率调制操作机构OP1的音波形数据的存储区。在共振峰声合成中，用于第二波形数据TR2的存储区用作存储第一及第二组音波形数据的总加，或第二组音波形数据独自的存储区，但是，在频率调制合成中，它们用作存储第一及第二频率调制操作机构OP1及OP2的音波形数据总和或第二频率调制机构OP2的音波形数据独自的存储区。用于反馈波形数据FR的存储区在频率调制方式中，存储第一频率调制操作机构中用于自反馈频率调制操作的反馈波形数据。
现在，将详细叙述四个数字信号处理器DSP1至DSP4中各个算术运算/存储部分7的硬件结构。叙述之前，将对数字信号处理器DSP1至DSP4中各个算术运算/存储部分7共同的基本结构特点作一说明。如先前相对于图2及图3说明那样，对各个算术运算/存储部分7从微计算机部分COM供给各种参数数据，从另一数字信号处理器供给数据，以及同一数字信号处理器中表示运算结果的数据。各个算术运算/存储部分7设置一个选择器，以便在相关运算器8中有选择地引入待处理的数据。对选择器的选择控制输入端，根据微程序供给部分5中包含的微程序，施加一个控制信号产生部分6产生的控制信号。按照该控制信号由选择器这样选择的数据施加到相关运算器8。因此，在各个数字信号处理器DSP1至DSP4中，按照分配过程的处理顺序所存储的数据由选择器顺序地选择，并且由相关运算器8执行必要的运算。
首先，将参照图5叙述第一数字信号处理器DSP1中算术运算/存储部分7的详细硬件结构。如先前所述，第一数字信号处理器DSP1执行用于数字波形合成的相位及混合操作。对数字信号处理器DSP1中的算术运算/存储部分7供给通过数据总线PBUS的预定参数，从第二数字信号处理器2的双端口随机存取存储器RAM2读出的用于各通道的冲滑数据AG、AGu，以及还有后文叙述的从第四数字信号处理器DSP4的双端口随机存取存储器RAM4读出的用于各通道的音波形数据。从微计算机部分COM供给第一数字信号处理器DSP1的参数数据如下(见图19)FNUM指示音频数的参数；RBP在相同基音在接通状态同时安排选择的毗邻通道的标志；RORM指示共振峰声的中心频率的参数；UFORM指示清共振峰声(它有时可能称作噪声共振峰声)的中心频率的参数；VIB指示接通/断开颤音的参数；DVB指示颤音的深度及速率的参数；
FOM指示接通/断开共振峰声的中心频率的调制的参数；DFM指示共振峰声的中心频率的调制的深度及速度的参数；UFOM指示接通/断开清共振峰声的中心频率的调制的参数；UDFM指示清共振峰声的中心频率的调制的深度及速度的参数；URVF共振峰跟随控制标志；PAN指示共振峰声或频率调制声扫调的参数；BW指示共振峰声的带宽(窗函数时宽)的参数；MULT1指示共振峰声合成中频率倍增因子或频率调制合成中第一频率调制操作机构OP1的频率倍增因子的参数，以及MULT2指示频率调制合成中第二操作机构OP2的频率倍增因子的参数。
频率设置参数FNUM、FORM、UFORM由调制部分12按照调制参数VIB、DVB、FOM、DFM、UFOM、UDFM调制，转换成对数形式，并且然后输入选择器10。选择器10及11选择将要在运算器ALU1中作处理的数据。
对选择器10还输入从第四数字信号处理器DSP4的随机存取存储器RAM4读出的数据#RAM4(在其它之中，为各通道的音波形数据)，从第一数字信号处理器DSP1包含的寄存器REG1读出的数据#REG1，以及通过延迟电路18、19及输出控制器20从运算器ALU1传送的数据#1。顺序地，选择器10按照由控制信号产生部分6根据与处理器DSP1相对应的微程序供给部分5中包含的微程序指令所产生的控制信号，选择一个输入数据。这样选择的数据通过对数/线性转换器与移位器14以及延迟电路15，施加到运算器ALU1的A输入端。
对选择器11输入从第二数字信号处理器DSP2的存储器RAM2读出的数据#RAM2(在其它之中，为冲滑数据AG、AGu)，从寄存器REG1读出的数据#REG1，从第一数字信号处理器DSP1中存储器RAM1的任何存储区读出的数据#RAM1，以及数据“0”。顺序地，选择器11按照控制信号产生部分6产生的控制信号，选择一个输入数据。这样选择的数据通过对数/线性转换器和移位器16以及延迟电路17，施加到运算器ALU1的B输入端。
在控制器23的控制之下，对数/线性转换器和移位器14对选择的数据执行对数/线性转换或移位，以及对数/线性转换器和移位器16或者执行对数/线性转换、移位及正/负号倒换之中一个，或者执行对数/线性转换、移位及正/负号倒换全部。扫调控制参数PAN输入扫调表21，扫调表21又输出左及右通道音量电平控制数据，通过声系统SS的左及右扬声器用于控制各自的音量输出电平。左及右通道音量电平控制数据及共振峰带宽指示参数BW，或频率倍增指示参数MULT1或MULT2，由选择器22选择，以送到控制器23。按照选择的数据以及处理器DSP1的控制信号产生部分6输出的控制信号，控制器23控制对数/线性转换器和移位器14及16的操作。
基本上，运算器ALU1把施加到其A与B输入端的数据相加。如先前所述，运算器ALU1的相加结果通过延迟电路18、19及输出控制器20，以数据#1送到选择器10。相加结果还按照产生部分6输出的控制信号，存入寄存器REG1，并且通过延迟电路24写入存储器RAM1。
按照第一数字信号处理器DSP1的产生部分6输出的控制信号，输出控制器20控制运算器ALU1的计算输出的上溢，并且还供给初始设置值，以在音产生开始时初始化存储器RAM1中相应的相位数据值。此外，如后文将作叙述，当音频相位数据PGp1、PGp2上溢时，输出控制器20设置对应组的共振峰中心频率相位数据PGf1、PGf2及窗函数相位数据PGw1、PGw2为预定的重设值。
寄存器REG1中存储的数据送到选择器10及11。写入存储器RAM1的数据按照第一数字信号处理器DSP1的产生部分6输出的控制信号读出，并且然后如先前所述，再通过延迟电路25送到选择器11。按照第四数字信号处理器DSP4的产生部分6输出的控制信号，写入存储器RAM1用于各通道的相位数据按需要读出，并且然后通过延迟电路25送到第四数字信号处理器DSP4的算术运算/存储部分7。此外，存储器RAM1中存储的各通道的音波形数据的总和通过延迟电路25及一个上溢控制器(没有示出)，送到转换器DAC(图1)。上溢控制器控制从存储器RAM1读出的各通道的音波形数据的总和的上溢。延迟电路15、17、18、19、24、25作用是用一个与一个时钟脉冲相对应的时间D来延迟各自数据。
分配准备包络数据操作的第二数字信号处理器DSP2以与常规包络发生器相似的方式操作，由此准备冲滑数据AG、AGu，电平数据LVL1、LVL2、LVLu等等，并且按要求定时把数据送到数据总线DBUS。因此，就这个技术规范，这里将不对数字信号处理器DSP2的算术运算/存储部分7的硬件结构作详细叙述。
其次，将参照图6叙述第三数字信号处理器DSP3中算术运算/存储部分7的详细硬件结构。这个数字信号处理器DSP3通过参数总线PBUS供给指示噪声带宽的参数NBW，指示噪声谱的锐度的参数NRES，以及指示噪声谱的边缘部分的锥形的参数NSKT，它们作为用于形成噪声信号的参数数据。
对算术运算/存储部分7的选择器30供给上述参数NBW及NRES，由运算器ALU3通过延迟电路37、上溢/下溢控制器(OF/UF)38及移位器39传送的计算输出数据#3，以及由白噪声产生电路32产生的白噪声信号。选择器30按照数字信号处理器3的控制信号产生部分6输出的控制信号，选择这些供给的数据中的一个。这样选择的数据通过延迟电路33送到运算器ALU3的A输入端。
对算术运算/存储部分7的选择器31供给存储器RAM3输出的数据#RAM3以及寄存器REG3输出的数据#REG3，以便选择器31按照一个取决于微程序指令的控制信号，选择预定一个供给数据。指示正或负符号的数据“±”施加到这样选择的数据的最高位，并且然后选择的数据通过门电路34及延迟电路35，送到运算器ALU3的B输入端。并行/串行转换器36把寄存器AREG输出的数据#AREG转换成串行形式。门电路34及并行/串行转换器36提供用来计算串行倍增的部分积。
运算器ALU3把送到A与B输入端的数据相加一起。相加结果通过延迟电路37、上溢/下溢控制器38及移位器39，以数据#3送到选择器30。相加结果还按照产生部分6输出的控制信号，存入寄存器REG3、AREG，并且通过延迟电路40写入存储器RAM3。
上溢/下溢控制器38控制运算器ALU3的计算结果中的上溢或下溢，由此控制计算的有效位。移位器39执行串行倍增中的数据移位，或者按照一个预定系数参数，比如噪声谱边缘参数NSKT或内插系数参数IP的数据移位。
寄存器REG3及AREG能够按照控制信号，或者闭锁供给的数据，或者让数据通过不作闭锁。假定寄存器AREG在其对寄存器AREG的数据写及读定时之间无时差。
写入存储器RAM3的数据按照第三数字信号处理器DSP3的控制信号产生部分6从其中读出，并且然后通过延迟电路41以数据#RAM3送到选择器31。写入存储器RAM3的数据还能按照第四数字信号处理器DSP4的控制信号产生部分6从其中读出，在这种情况下，数据通过延迟电路41送到线性/对数转换器42，以转换成一个对数值，并且然后通过延迟电路43以数据#RAM3L送到数字信号处理器DSP4。
延迟电路33、35、37、40、41功能是用一个与一个时钟脉冲相对应的时间D延迟各自输入数据，以及延迟电路43功能是用一个与三个时钟脉冲相对应的时间3D延迟输入数据。
其次，将参照图7叙述第四数字信号处理器DSP4中算术运算/存储部分7的详细硬件结构。这个数字信号处理器DSP4通过参数总线PBUS，供给指示调和声产生方式的接通或断开的参数PHY，指示共振峰声合成中周期函数的基本波形或频率调制合成中第一FM操作机构OP1的基本波形的参数WF1，指示频率调制合成中第二FM操作机构OP2的基本波形的参数WF2，在频率调制合成中设置自反馈电平的参数SKT，以及设置共振峰声的边缘部分特征的参数SKT(参见图19)。
对算术运算/存储部分7的选择器50供给通过延迟电路55及上溢/下溢控制器(OF/UF)56从运算器ALU4传送的计算输出数据#4，从第二数字信号处理器DSP2的存储器RAM2读出的数据#RAM2(各通道的电平数据LVL1、LVL2、LVLu)，以及通过调和声发生器52从第一数字信号处理器DSP1的存储器RAM1读出的数据#RAM1(各通道的相位数据PGp1、PGp2、PGf1、PGf2、PGw1、PGw2、PGu)。调和声发生器52按照通过参数总线PBUS供给的参数RHY，干扰这些输入数据，以产生一个调和声的相位数据。按照数字信号处理器DSP4的控制信号产生部分6输出的控制信号，选择器50选择这些数据中任一个。这样选择的数据通过延迟电路53送到运算器ALU4的A输入端。
对算术运算/存储部分7的选择器51供给从存储器RAM4输出的数据#RAM4，从寄存器REG4输出的数据#REG4，以及上述从第三数字信号处理器DSP3读出的数据#RAM3，以便选择器51按照第四数字信号处理器DSP4的控制信号产生部分6输出的控制信号，选择供给数据中预定一个。这样选择的数据通过延迟电路54送到运算器ALU4的B输入端。
运算器ALU4把送到A与B输入端的数据相加。相加结果通过延迟电路55及上溢/下溢控制器56以数据#4送到选择器50，并且还通过下列通路送到选择器64。即在一条通路中，数据#4通过延迟电路57送到对数/线性转换器58，以转换成一个反对数，并且然后施加到选择器64的输入端α。在另一通路中，数据#4通过延迟电路61送到对数/正弦表62，以便转换成对数的正弦波形数据，并且然后通过延迟电路63施加到选择器64的输入端β。在又一通路中，数据#4直接施加到选择器64的输入端γ。
上溢/下溢控制器56控制运算器ALU4的计算结果中的上溢或下溢(即有效位)，由此控制计算的有效位。按照基本波形指示参数WF1及WF2，波形移位器60执行一个变化过程，以移动输入相位数据的相位值，或者对一特定部分设置相位值为零。这样的变化过程例如可以基本上使用由同一受让人在日本专利出版物No.HEI 6-44193中公开的方法加以引导。当要产生共振峰声窗函数时，这个波形移位器60下(右)移输入相位数据的相位值一位(即减小相位值一半)。因此，利用下移相位数据，相对输入相位数据的一个基音周期，从对数/正弦表62中读出正弦波形的第一半周期。
选择器64的输出输入移位器和对数/线性转换器65，它响应一个控制信号，移位或对数/线性转换输入数据。通过参数总线PBUS，频率调制反馈电平参数FBL或共振峰声边缘特征指示参数SKT供给控制器66。控制器66按照所供给的参数，对移位器和对数/线性转换器65提供移位量指示数据。在经过上(左)移位之后(即在参数值加倍之后)，参数SKT供给控制器66，以便当产生一个共振峰声窗函数波形时，移位器和对数/线性转换器65输出一个增加到“2×SKT”次方的正弦波的波形。例如，当SKT＝1时，由第一半正弦波构成的取对数形式的正弦波形数据通过上移位输入数据1位而乘“2”，以便产生波形数据，它在转换成一个反对数时，将供给与正弦的第二次方的函数值相对应的波形。与正弦的第二次方的函数值相对应的波形将供给一个正弦波的半波形部分的扩展边缘，并且将适于用作一个窗函数。
移位器和对数/线性转换器65的输出数据响应控制信号产生部分6输出的控制信号，暂时存入寄存器REG4或通过延迟电路67写入存储器RAM4。寄存器REG4是一个移位寄存器，它的输出数据#REG4送到选择器51。
响应第四数字信号处理器DSP4的控制信号产生部分6输出的控制信号，存储器RAM4中写入的数据从其中读出，并且然后通过延迟电路68以数据#RAM4送到选择器51。并且，响应第一数字信号处理器DSP1的控制信号产生部分6输出的控制信号，存储器RAM4中写入的数据从其中读出，并且然后通过延迟电路68送到第一数字信号处理器DSP1。
其次，将就一种音波形合成方式作一说明，其中音波形是由上述数字信号处理器DSP1至DSP4在数字信号处理部分DSP中以并行方式执行各自操作而合成。
图8是说明各个数字信号处理器DSP1至DSP4的各自分时通道定时的时间图。在该图中，数值“1”到“18”表示通道1到18的分时定时。如图所示，各个数字信号处理器DSP1至DSP4执行单个通道的操作，同时每当指定21个系统时钟脉冲时，就顺序从一个通道转换到另一个通道一次。换句话说，在各个数字信号处理器中分时18—通道操作的一个周期相当于378(21×18)个时钟脉冲所指定的时间。
数字信号处理器DSP1至DSP4在不同定时里执行各通道操作。换句话说，如图所示，当第二数字信号处理器DSP2执行特定通道(例如通道1)的包络操作时，第一与第三数字信号处理器DSP1与DSP3在包络操作定时之后两个通道时间(即42时钟脉冲)定时处，分别执行通道1的相位操作及噪声操作，第四数字信号处理器DSP4在相位及噪声操作定时之后一个通道时间(即21时钟脉冲)定时处，执行通道1的波形产生操作，并且然后第一数字信号处理器DSP1在波形产生操作定时之后在一个通道时间(即21时钟脉冲)定时处，执行通道1的混合操作。
因此，当在第二数字信号处理器DSP2中准备特定通道的包络数据时，在比包络数据准备定时迟后两个通道时间的定时处，利用包络数据在第一与第三数字信号处理器DSP1与DSP3中准备那个通道的相位数据及噪声数据。此外，在比相位数据与噪声信号准备定时迟后一个通道时间定时处，第四数字信号处理器DSP4利用包络数据、相位数据及噪声数据准备那个通道的音波形数据。然后，在比音波形数据准备定时迟后一个通道时间的定时处，第一数字信号处理器DSP1把该特定通道的音波形数据与其它通道的那些音频波形数据相加一起。
通过这样按照各自所编程序以并行方式且在不同的通道定时处使数字信号处理器执行各自操作，因此音波形数据能以更快的速度加以准备。
其次，将就一种音波形合成方式作一说明，其中音波形是在假定处理器DSP1至DSP4按图8所示分时通道定时操作下，由数字信号处理器DSP1至DSP4合作合成。图10、12及14是表示按照所编程序处理流程加以组合的数字信号处理器DSP1至DSP4的各种电路元件，以及说明操作处理器DSP1至DSP4对必要的合作怎样在功能上相互关联的组合功能方块图。为了叙述方便，在图10、12及14中没有表示第二数字信号处理器DSP2的电路元件。
首先，将就一种音波形合成方式作一说明，其中音波形是相对于这样一种情况，即根据两组音频相位数据及共振峰中心频率数据得到两个共振峰声波形，并且然后把这些共振峰声波形相加一起以形成一个最终共振峰声波形这样一种情况，以数字信号处理器DSP1至DSP4合作为基础，按照共振峰声合成方法合成。为了如上所述，根据两组(或多组)音频相位数据及共振峰中心频率相位数据合成两个(或多个)共振峰声波形，并且把这些共振峰声波形相加以形成一个最终共振峰声波形，可以使用日本专利公开出版物No.HEI 2-254497中由同一受让人公开的一种已知技术。
在共振峰声合成方式中数字信号处理器DSP1至DSP4应当执行的必要操作是由响应用户声色选择或诸如此类的选择，通过操作机构部分OPS(图1)或其它适当装置而提供的音合成算法参数ALG的值来指令。例如，当算法参数ALG是“0”值时，则指示在共振峰声合成方式中应当执行必要的操作。
图9是说明按照共振峰声合成由第一数字信号处理器DSP1执行的在相位及混合操作的不同步骤的典型操作的时间图。一个微程序周期包括21步，即步S0到S20，并且一步相当于一个系统时钟周期。一个微程序周期相当于图8的一个通道定时，以及如图8所示，对18个通道分时执行该程序。步S0到S10及步S13到S18引导相位操作，并且步S11、S12、S19及S20引导相位操作。在图9中，项(a)指示待送到运算器ALU1的A输入端的数据组，项(b)指示待送到运算器ALU1的B输入端的数据组，项(c)指示数据#1的内容，项(d)指示待写入寄存器REG1的数据的内容，以及项(e)指示待写入存储器RAM1的数据的内容。图10是一个组合功能方块图，说明第一数字信号处理器DSP1准备相位数据的一种方式，而不是实际的硬件电路结构。
(1)数字信号处理器DSP1在步S0的操作在步S0，用图5的运算器ALU1执行操作，以调制音频数FNUM的值，以用于准备两组音频相位数据PGp1及PGp2。
图9中项(a)及项(b)以简单形式指示待送到运算器ALU1的A输入端及B输入端的数据；在步S0，与音频数FNUM相对应的相位增加值数据设置送到运算器ALU1的A输入端，并且冲滑数据AG设置送到运算器ALU1的B输入端。项(a)中“FUM”之下用括弧括起的参考字符“n或n-1”将在后文说明。
更具体地说，在图5的例子中，音频数FNUM及颤音参数VIB与DVB供给调制部分12，并且使得选择器10选择线性/对数转换器13的输出数据。线性/对数转换器13输出由经历了颤基音制控制的音频数FNUM转换成一个对数值的数据。这个输出数据由选择器10选择，并且然后通过对数/线性转换器和移位器14以及延迟电路15，送到运算器ALU1的A输入端。在这个步S0，控制器23控制对数/线性转换器和移位器14及16不执行任何转换或移位，以便允许输入数据通过那里不作处理。
其间，在预定定时里，取对数形式的电流通道的冲滑数据AG从存储器RAM2读出。读出的数据AG以数据#RAM2通过数据总线DBUS送到第一数字信号处理器DSP1，并且送到选择器11。选择器11选择数据#RAM2，即冲滑数据AG，该数据然后通过对数/线性转换器和移位器16及延迟电路17送到运算器ALU1的B输入端。
因此，取对数形式的颤音控制的音频数FNUM及冲滑数据AG由运算器ALU1相加一起。因为如本领域所周知，对数值的加相当于对数值的反对数(即线性值)的乘积，所以从反对数观点来看，上述运算等同于用冲滑数据AG乘以颤音控制的音频数FNUM，以用于执行冲滑调制的算术运算。
这样，步S0执行一个操作，以调制音频数FNUM的值，并且以一个对数值提供结果调制的音频数FNUM。这样调制的音频数FNUM通过延迟电路15、17、18及19，用一个与三个时钟脉冲相对应的总延迟时间延迟，并且然后在后文将作详细叙述的后续步S3的定时里，通过输出控制器20以数据#1输出。
上述操作参照图10的组合功能方块图加以概括，这里具有如图5那些相同起始字母的电路元件表示与图5的电路元件相同或对应。此外，在图10中各个电路元件末端用括弧括起的步骤号指示电路元件在那个步骤变为操作状态。例如，“ALU1(S0)”特别指示运算器ALU1在步骤S0变为操作状态。因此，为了理解步S0的操作，应当注意图10中用“S0”附注的电路通路。对后文将作叙述的图12及图14应用了类似的记号。
在图10中，颤音数据发生器12a(S0)、与门12b(S0)以及加法器12c(S0)一起与图5调制部分12相对应。具有与颤音深度及速度指示参数DVB相对应的深度及速度的周期颤音数据由颤音数据发生器12a(S0)产生，并且送到与门12b(S0)。当颤音接通/断开参数VIB指令颤音接通时(颤音性能开始)，使得与门12b(S0)能够输出周期颤音数据。从与门12b(S0)输出的颤音数据由加法器12c(S0)与音频数FNUM相加，以便输出从音频数FNUM的颤音控制推出的数据。加法器12c(S0)的输出数据由线性/对数转换器13(S0)转换成一个对数值，这个值然后由运算器ALU1(S0)与冲滑数据AG相加。
——关于通道同步的叙述——连同如上所述在步S0执行的音频数FNUM的调制，将就通道同步操作作一叙述。
通道同步操作指的是在两个或多个毗邻音产生通道中自动同时地控制同样基音音的产生。为此，对各个通道提供一个通道同步标志RBP。例如，在通道1的标志RBP为“0”值，以及毗邻通道2及通道3的标志为“1”时，通道2及通道3在与通道1中相同接通定时内(音产生定时)，自动控制产生与分配给通道1相同基音的音。通道同步标志R BP设置的数据从微计算机部分COM例如响应操作机构部分OPS上用户声色设置操作或诸如此类的操作，对单个通道提供。
因此，在步S0，如果当前处理的音产生通道(称作“当前通道n”)的通道同步标志为“0”，则指示分配给当前通道n的音的基音的音频数FNUM作为待送到调制部分12的音频数FNUM提供。在这样情况下，在第二数字信号处理器DSP2中包括包络产生的关于接通/切断的各种操作就根据分配给当前通道n的接通信号执行。
相反，如果当前通道n的通道同步标志RBP为“1”，则指示分配给紧接通道n之前的通道n-1的音频数FNUM以待送到调制部分12的音频数FNUM提供。在这样情况下，各种接通/切断相关过程就根据分配给通道n-1的音的接通信号执行。
这里假定最小通道号是1，并且如果n＝1，就使用那个通道的音频数FNUM及接通信号KON(即KONn)，而不管那个通道的通道同步标志RBP。
因此，如果标志RBP为“1”，毗邻通道n及n-1相同步，以用同样的基音及定时产生音(如果通道n-1标志为RBP，则具有标志RBP为“0”的从通道n到最小通道号通道的每个毗邻通道被同步)。例如，如果通道1至通道18的标志RBP分别是″0″、″1″、″1″、″1″、″0″、″1″、″1″、″1″、″0″、″1″、″1″、″1″、″1″、″0″、″0″、″1″、″0″及″0″，通道1至通道4全部按分配给通道1那样的相同基音及相同接通定时执行音波形合成；通道5至通道8全部按分配给通道5那样的相同基音就及相同接通定时执行音波形合成；通道9至通道13全部按分配给通道1那样的相同基音及相同接通定时执行音波形合成；通道14按分配给该通道的基音及接通定时独立地执行音波形合成；通道15及通道16按分配给通道15那样的相同基音及相同接通定时执行音波形合成，以及通道17及通道18按分配给这些通道的各自基音及接通定时执行音波形合成。
如上所述通过在多个毗邻通道中以相同基音及接通定时执行音波形合成，虽然它们的基音相同，但是分开的共振峰声按照通道特定共振峰频率数FORM以不同的共振峰中心频率合成，并且共振峰声在产生定时里完全同步。因此，同步通道中的音(共振峰声)能听成单音信号，并且最后，有可能得到具有多个不同共振峰分量的多峰共振峰特征的音。
(2)数字信号处理器DSP1在步S2的操作在步S2，用图5运算器ALU1执行操作，以调制共振峰频平数FORM的值，以用于准备两组用于共振峰声的中心频率相位数据PGf1和PGf2。
如图9项(a)及项(b)所示，在步S2，与共振峰频率数FORM相对应的相位增加值数据送到运算器ALU1的A输入端，并且冲滑数据AG设置送到运算器ALU1的B输入端。
更具体地说，在图5例子中，用于调制共振峰声中心频率的共振峰频率数FORM及参数DFM和FOM作为输入参数提供给调制部分12，并且使得选择器10选择线性/对数转换器13的输出数据。线性/对数转换器13输出由经历了频率调制控制的共振峰频率数FORM转换成的一个对数值的数据。这个输出数据由选择器10选择，并且然后通过对数/线性转换器和移位器14以及延迟电路15，送到运算器ALU1的A输入端。在这个步S2，控制器23控制对数/线性转换器和移位器14及16，以不执行任何转换或移位，以便允许输入数据通过那里不作处理。
其间，取对数形式的当前通道的冲滑数据AG从存储器RAM2读出。读出的数据AG以数据#RAM2送到选择器11。选择器11选择数据#RAM2，该数据然后通过对数/线性转换器和移位器16及延迟电路17，送到运算器ALU1的B输入端。
因此，取对数形式的频率调制控制的共振峰频率数FORM及冲滑数据AG由运算器ALU1相加一起。因为对数值的和相当于对数值的反对数(即线性值)的积，所以从反对数观点来看，上述运算等同于用冲滑数据AG乘以频率调制控制的共振峰数FORM，以用于执行冲滑调制的算术过程。
这样，步S2执行操作，以调制共振峰频率数FORM的值，并且以对数值提供调制的频率数FORM。这样调制的共振峰频率数FORM通过延迟电路15、17、18及19，用一个与三个时钟脉冲相对应的总延迟时间延迟，并且然后在后文将作详细叙述的后续步S5的定时里，通过输出控制器20以数据#1输出。
在图10的组合功能方块图中，调制数据发生器12d(S2)、与门12e(S2)以及加法器12f(S2)一起与图5调制部分12相对应。具有与频率调制深度及速度参数DFM相对应的深度及速度的周期频率调制数据由调制数据发生器12d(S2)产生，并且送到与门12e(S2)。当频率调制接通/断开参数FOM指令频率调制接通时(频率调制开始)，使得与门12e(S2)能够输出周期频率调制数据。从与门12e(S2)输出的频率调制数据由加法器12f(S2)与共振峰数FORM相加，以便输出已经从共振峰频率数FORM的频率调制得到了的数据。加法器12f(S2)的这个输出数据通过线性/对数转换器13(S2)转换成对数值，这个对数值然后由运算器ALU1(S2)与冲滑数据AG相加。
(3)数字信号处理器DSP1在步S3的操作如图9项(a)及项(b)所示，在步S3，数据#1设置送到运算器ALU1的A输入端，以及指示“0”的数据设置送到运算器ALU1的B输入端。
更具体地说，在图5的例子中，使得选择器10选择数据#1，以及使得选择器11选择指示“0”的数据。至于数据#1，在步S0调制的音频数FNUM(对数值)在步S0之后三个时钟脉冲的这个步S3提供(图9的项(c))。此外，在这个步S3，控制器23控制对数/线性转换器和移位器14，以转换从选择器10输出的调制的音频数FNUM的对数值，但是对数/线性转换器和移位器16不执行转换或移位，以便允许选择器11输出的数据“0”通过那里不作处理。因此，转换成一个反对数的调制的音频数FNUM以及值“0”由运算器ALU1相加，并且这意味着取反对数值的音频数FNUM只是通过而不作处理。
这样，步S3执行操作，以把调制的音频数FNUM转换成一个反对数。音频数FNUM的反对数通过延迟电路15、17、18及19，用一个与三个时钟脉冲相对应的总延迟时间延迟，并且然后在后文将作详细叙述的后续步S6的定时里，通过输出控制器20写入寄存器REG1。
在图10的组合功能方块图中，对数/线性转换器14(S3)与图5对数/线性转换器14在步S3所执行的操作功能相对应，并且运算器S0在步S0执行的运算结果，即调制音频数FNUM，送到对数/线性转换器14(S3)，以转换成一个反对数。
(4)数字信号处理器DSP1在步4的操作在步4，用图5运算器ALU1执行操作，以调制用于准备清音共振峰声的中心频率相位数据PGu的清音共振峰频率数UFORM的值。
如图9项(a)及项(b)所示，在步S4，与清音共振峰频率数UFORM相对应的相位增加值数据设置送到运算器ALU1的A输入端，并且冲滑数据AGu设置送到运算器ALU1的B输入端。
更具体地说，在图5例子中，用于调制清音共振峰声中心频率的清音共振峰频率数UFORM及参数UDFM和UFOM送到调制部分12，并且使得选择器10选择线性/对数转换器13的输出数据。线性/对数转换器13输出数据，这个数据是由经历了频率调制控制的清音共振峰频率数UFORM转换成的一个对数值。这个输出数据由选择器10选择，并且然后通过对数/线性转换器和移位器14以及延迟电路15送到运算器ALU1的A输入端。在这个步S4，控制器23控制对数/线性转换器和移位器14及16不执行任何转换或移位，以便允许输入数据通过那里不作处理。
其间，取对数形式的当前通道的冲滑数据AGu从存储器RAM2读出。读出的数据AGu以数据#RAM2送到选择器11。选择器11选择数据#RAM2，该数据然后通过对数/线性转换器和移位器16及延迟电路17送到运算器ALU1的B输入端。
因此，取对数形式的频率调制控制的频率数UFORM及冲滑数据AGu由运算器ALU1相加。就反对数来说，上述运算等同于用冲滑数据AGu乘以频率调制控制的频率数UFORM，以用于执行冲滑调制的一个算术过程。
这样，步S4执行操作以调制清音共振峰频率数UFORM的值，并且以一个对数值提供调制的频率数UFORM。这样调制的频率数UFORM通过延迟电路15、17、18及19，用一个与三个时钟脉冲相对应的总延迟时间延迟，并且然后在后文将作叙述的后续步S7的定时里，通过输出控制器20以数据#1输出。
在图10的组合功能方块图中，调制数据发生器12g(S4)、与门12h(S4)及加法器12i(S4)一起与图5调制部分12相对应。具有与频率调制深度及速度参数UDFM相对应的深度及速度的周期频率调制数据由调制数据发生器12g(S4)产生，并且送到与门12h(S4)。与门12h(S4)在频率调制接通/断开参数UFOM指令频率调制为接通时(频率调制开始)，能够输出周期频率调制数据。从与门12h(S4)输出的频率调制数据由加法器12i(S4)与清音共振峰频率数UFORM相加，以便输出已经从共振峰频率数UFORM的频率调制得到了的数据。加法器12i(S4)的这个输出数据通过线性/对数转换器13(S4)转换成一个对数值，这个对数值然后由运算器ALU1(S4)与冲滑数据AGu相加。
(5)数字信号处理器DSP1在步S5的操作如图9项(a)及项(b)所示，在步S5，数据#1设置送到运算器ALU1的A输入端，以及指示“0”的数据设置送到运算器ALU1的B输入端。
更具体地说，在图5的例子中，在步S2调制的共振峰频率数FORM(对数值)以数据#1提供，并且使得选择器10选择数据#1。在这个步S5，控制对数/线性转换器和移位器14，以便在控制器23的控制之下，把调制的频率数FORM的对数值转换成反对数，但是对数/线性转换器和移位器16不执行任何转换或移位，以便允许输入数据通过那里不作处理。
其间，表示“0”的数据送到选择器11，并且由选择器11选择，并且所选择的数据然后通过由对数/线性转换器和移位器16及延迟电路17，送到运算器ALU1的B输入端。因此，转换成一个反对数的调制频率数FORM与值“0”由运算器ALU1相加。
这样，步S5执行操作，以把调制的共振峰频率数FORM转换成一个反对数。频率数FNUM的反对数通过延迟电路15、17、18及19，用一个与三时钟脉冲相对应的总延迟时间延迟，并且然后在后文将作叙述的后续步S8的定时里，通过输出控制器20写入寄存器REG1。
在图10的组合功能方块图中，表示了在步S3对数/线性转换器14(S5)与图5对数/线性转换器14相对应，以及调制的共振峰频率数FORM送到对数/线性转换器14(S5)，以转换成一个反对数。
(6)数字信号处理器DSP1在步S6的操作在步S6，用图5运算器ALU1执行操作，以便按一个预定次数，增加频率数FNUM的值，以用于准备两组音频相位数据PGp1及PGp2。
在这个步S6，在步S3转换成一个反对数的音频数FNUM在步S3之后三个时钟脉冲时提供给寄存器REG1，并且如图9项(d)所示存入寄存器REG1。在这个例子中，以一个反对数存储的音频数FNUM随即以数据#REG1从寄存器REG1输出。
此外，如图9项(a)及项(b)所示，从数据#REG1处理的数据设置送到运算器ALU1的A及B输入端。也就是说，在步S3转换成一个反对数值的音频数FNUM以数据#REG1提供给选择器10及11，并且使选择器10及11选择这个数据#REG1。
其间，在这个步S6，频率倍增参数MULT1通过选择器22施加到控制器23。因此，在控制器23的控制之下，对数/线性转换器和移位器“用一个预定位置数执行移位，对数/线性转换器16用一个预定位置数移位及正/负号倒换(通常，频率数的正号倒换成负号)。正/负号倒换是一个使运算器ALU1起一个减法器作用的操作。
因此，由预定位置数移位的一个音频数FNUM通过运算器ALU1与另一由预定位置数移位的音频数FNUM相减。在这个例子中，确定这些预定位置数，以便相减的结果变得比参数MULT1指定的倍增系数所对应的一个值的预定音频数FNUM大。例如，如果参数MULT1指示的倍增系数是“3”，则在对数/线性转换器和移位器14中待移位的预定位置数设置为“2”，并且在对数/线性转换器和移位器16中待移位的预定位置数为“0”。因为这样，没作移位但作倒换成负号的预定频率数FNUM加到按两位上移位的预定频率数FNUM上以假定一个值增大4倍，并且因此引导“4×FNUM-FNUM＝3×FNUM”的减法。结果，得到一个增加到为起始音频数FNUM的值三倍大的值的音频数数据。通过在两个通道中用各自预定位置数引导移位(2n的算术运算)，以及一个如上所述的后续减法，有可能执行比如除了2之外的3、5、6或7的任何可选择的倍增因子的算术运算。
增加到一个与期望倍增因子相对应的值的音频数FNUM通过延迟电路15、17、18及19，用一个与三个时钟脉冲相对应的总延迟时间延迟，并且然后在后文将作详细叙述的后续步S9的定时里，通过输出控制器20写入寄存器REG1。
在图10中，沿对数/线性转换器14(S3)之后的通路表示与这个步S6相对应的功能方块图，这里移位器14(S6)与图5对数/线性转换器和移位器14相对应，移位器16a(S6)及倒换器16a(S6)一起与图5对数/线性转换器和移位器16相对应，以及移位控制器23(S6)与图5控制器13相对应。也就是说，在这个步S6，在步S3由对数/线性转换器14(S3)转换成一个反对数的音频数FNUM送到移位器14(S6)及16a(S6)，这个数据在控制器23根据参数MULT1控制之下，以上述方式用各自基音位置数移位音频数FNUM。移位器16a(S6)的输出在控制器23控制之下，通过倒换器16b(S6)倒换成一个负值。然后，移位器14(S6)及倒换器16(S6)的各自输出由运算器ALU1(S6)相加一起。
(7)数字信号处理器DSP1在步7的操作在步7，用图5的运算器AU1执行操作，以累加调制的清音共振峰频率数UFORM，由此产生随时间顺序改变的相位数据PGu。
如图9项(a)及项(b)所示，在这个步S7，数据#1设置送到运算器ALU1的A输入端，并且在先前周期中得到的相位数据PGu设置送到运算器ALU1的B输入端。
更具体地说，在图5的例子中，在步S4处理的清音共振峰数UFORM(对数值)在步S4之后三个时钟脉冲的这个步S7以数据#1输出。此外，在这个步S7，对数/线性转换器和移位器14在控制器23控制之下，把频率数UFORM的对数值转换成一个反对数，但是对数/线性转换器和移位器16不执行转换或移位，以便允许输入数据通过那里不作处理。
其间，在这个步S7，当前通道的相位数据PGu从存储器RAM1读出，并且然后以数据#RAM1送到选择器11。选择器11设置选择数据#RAM1，即用于噪声信号的逐步相位数据PGu，这个数据然后通过对数/线性转换器和移位器16及延迟电路17，送到运算器ALU1的B输入端。运算器ALU1把清音共振峰频率数UFORM(对数值)加到从存储器RAM1读出的逐步相位数据PGu。运算器ALU1的相加结果通过延迟电路15、17、18、19及24，用一个与四个时钟脉冲相对应的总延迟时间延迟，并且然后在后文将作详细叙述的后续步S11的定时里，通过输出控制器20存入存储器RAM1的用于相位数据PGu的存储区。这样，清音共振峰频率数UFORM按每周期累加，其结果是产生相位数据PGu，并且存入存储器RAM1。
在图10中，沿运算器ALU1(S4)之后的通路表示了与这个步S7相对应的功能块，这里对数/线性转换器14(S7)与图5对数/线性转换器和移位器14相对应，以及相位发生器ALU1及RAM1(S7)与图5运算器ALU1及存储器RAM1相对应。在步4由运算器ALU1(S4)得到的清音共振峰频率数UFORM(对数值)送到对数/线性转换器14(S7)，以转换成一个反对数，这个反对数然后由相位发生器ALU1及RAM(S7)累加，以提供相位数据PGu。
(8)数字信号处理器DSP1在步S8的操作如图9项(a)及项(b)所示，在步S8，数据#REG1设置送到运算器ALU1的A输入端，以及指示“0”的数据设置送到运算器ALU1的B输入端。
更具体地说，在图5例子中，在步S5转换成一个反对数的调制的共振峰频率数FORM在步S5之后三个时钟脉冲，在这个步S8存入寄存器REG1，并且以数据#REG1从寄存器REG1输出。使得选择器10选择数据#REG1，以及选择器11选择“0”。控制器23控制对数/线性转换器和移位器14及16不执行任何转换或移位，以便使得输入数据通过那里不作处理。因此，取反对数值的共振峰频率数FORM允许通过运算器ALU1不作处理。
从运算器ALU1输出的共振峰频率数FORM通过延迟电路15、17、18及19，用一个与三个时钟脉冲相对应的总延迟时间延迟，并且然后在后文将作详细叙述的后续步S11的定时里，通过控制器20写入寄存器REG1。
这个步S8只是执行一个把数据#REG1的内容转换成在步S11之时及之后用于定时调制的共振峰频率数FORM(反对数)的过程，并且因此在图10中没有专门地表示。
(9)数字信号处理器DSP1在步S9的操作在步S9，用图5运算器ALU1执行操作，以使用由预定次数增加了值的音频数FNUM准备第一组音频相位数据PGp1。
如图9项(a)及项(b)所示，在这个步S9，数据#REG1送到运算器ALU1的A输入端，以及第一组音频相位数据PGp1设置送到运算器ALU1的B输入端。
更具体地说，在图5例子中，在步S6之后三个时钟脉冲，在这个步S9，在步S6处理的音频数FNUM存入寄存器REG1(参见图9项(d))，并且然后以数据#REG1从寄存器REG1输出。使得选择器10选择数据#REG1。此外，在这个步S9，由于下述原因，在控制器23控制之下，对数/线性转换器和移位器14下移位音频数数据一位，但是对数/线性转换器和移位器16不执行转换或移位，以便使输入数据通过那里不作处理。
其间，在这个步S9，当前通道的相位数据PGp1从存储器RAM1读出，并且然后以数据#RAM1送到选择器11。使得选择器11选择读出的数据#RAM1，即逐步相位数据PGp1，这个数据然后通过对数/线性转换器和移位器16以及延迟电路17，送到运算器ALU1的B输入端。
因此，下移一位的音频数数据及从存储器RAM1读出的相位数据PGp1由运算器ALU1相加一起。对数/线性转换器和移位器14下移音频数数据一位的原因是为了把两组音频相位数据的值减小到各自起始值的一半，因为，如已经相对根据共振峰声合成方法的波形合成所作叙述那样，该实施例设计为通过把两个系列的共振峰声波形相加，以得到最终的共振峰声波形。
然后，运算器ALU1把对半值的音频数与从存储器RAM1读出的逐步相位数据PGp1相加。运算器ALU1的相加结果通过延迟电路15、17、18、19及24，用一个与四个时钟脉冲相对应的总延迟时间延迟，并且然后在后文将作详细叙述的后续步S13的定时里，通过输出控制器20写入存储器RAM1的用于相位数据PGp1的存储区。
这样，在步S9，由预定次数通过增加调制的音频数FNUM而得到的对半值的音频数按每个周期累加，其结果是得到第一组音频相位数据PGp1。通过接通电子乐器的性能操作结构(即在音产生的开头)，由输出控制器20初始化相位数据PGp1为一个预定值(例如“0”)。图17的项(a)表示按上述方式准备的第一组音频相位数据PGp1的随时间变化值的例子。
在图10中，沿运算器ALU1(S6)之后的通路表示了与这个步S9相对应的功能块，这里相位发生器ALU1及存储器RAM1(S9，S10)与图5的运算器ALU1及存储器RAM1相对应。在步6由运算器ALU1(S6)得到的音频数数据由相位发生器ALU1及RAM1(S9)累加，以提供音频相位数据PGp1。
(10)数字信号处理器DSP1在步S10的操作在步S10，用图5运算器ALU1执行操作，以使用由预定次数增加值的音频数FNUM来准备第二组音频相位数据PGp2。
如图9项(a)及项(b)所示，在这个步S10，数据#REG1设置送到运算器ALU1的A输入端，以及第二组相位数据PGp2设置送到运算器ALU1的B输入端。
更具体地说，在图5例子中，如步S9相同的音频数数据以数据#REG1提供，并且使得选择器10选择数据#REG1。同样在这个步S10，如上述相对步S9相同的原因，在控制器23控制之下，对数/线性转换器和移位器14下移音频相位数据一位，但是对数/线性转换器和移位器16不执行转换或移位，以便允许输入数据通过那里不作处理。
其间，在这个步S10，当前通道的相位数据PGp2从存储器RAM1读出，并且然后以数据#RAM1送到选择器11。选择器11选择读出的数据#RAM1，即逐步相位数据PGp2，这个数据然后通过对数/线性转换器和移位器16以及延迟电路17，送到运算器ALU1的B输入端。
然后，运算器ALU1把下移一位的音频数数据与从存储器RAM1读出的逐步相位数据PGp2相加。运算器ALU1的相加结果通过延迟电路15、17、18、19及24，用一个与四个时钟脉冲相对应的总延迟时间延迟，并且然后在后文将作详细后续步S14的定时里，通过输出控制器20存入存储器RAM1的用于相位数据PGp2的存储区。
这样，在步S10，由预定次数通过增加调制的音频数FNUM而得到的音频数的对半值按每个周期累加，其结果是得到第二组音频相位数据PGp2。通过接通电子乐器的性能操作结构，由输出控制器20初始化相位数据PGp2为一个从第一组相位数据PGp1按180°移相得到的值(例如，如果第一组相位数据PGp1为最低值“0”，则相位数据PGp2初始化为一个最大相位值一半的值)。图17项(b)表示按上述方式准备的第二组音频相位数据PGp1的随时间变化值的一个例子。如图所示，因为各自的起始定值按1/2最大相位值设置，所以第一组音频相位数据PGp1与第二组音频相位数据PGp2按一半周期时差产生。
至于步S9，图10中沿运算器ALU1(S6)之后的通路表示了与这个步S0相对应的功能块，这里相位发生器ALU1及存储器RAM1(S9，S10)与图5运算器ALU1及存储器RAM1相对应。在步6由运算器ALU1(S6)得到的音频数数据由相位发生器ALU1及RAM1(S10)累加，以提供音频相位数据PGp2。
(11)数字信号处理器DSP1在步S13的操作步S11及步S12引导混合操作，并且因此将在后文与第四数字信号处理器DSP4的操作一起作详细叙述。这里将就步S13作一叙述。
在步S8处理的取反对数值的调制共振峰频率数FORM在步S8之后三个时钟脉冲，在步S11存入寄存器REG1(参见图9项(d))。
在步S13，用图5运算器ALU1执行操作，以通过累加寄存器REG1输出的共振峰频率数FORM，准备第一组中心频率相位数据PGf1。
如图9项(a)及项(b)所示，在这个步S13，数据#REG1设置送到运算器ALU1的A输入端，以及第一组中心频率相位数据PGf1送到运算器ALU1的B输入端。
更具体地说，在图5例子中，选择器10选择寄存器REG1输出的共振峰频率数FORM。此外，控制器23控制对数/线性转换器和移位器16不执行转换或移位，以便允许输入数据通过那里不作处理。
其间，在这个步S13，当前通道的第一组中心频率相位数据PGf1从存储器RAM1读出，并且然后以数据#RAM1送到选择器11。选择器11选择读出的数据#RAM1，即相位数据PGf1，这个数据然后通过对数/线性转换器和移位器16及延迟电路17，送到运算器ALU1的B输入端。运算器ALU1的相加结果通过延迟电路15、17、18、19及24，用一个与四个时钟脉冲相对应的总延迟时间延迟，并且然后在后文将作详细叙述的后续步S17的定时里，通过输出控制器20存入存储器RAM1的用于相位数据PGf1的存储区。
这样，在步S13，共振峰频率数FORM按每个周期累加，由此准备第一组中心频率相位数据PGf1。通过接通电子乐器的性能操作结构，由输出控制器20初始化相位数据PGf1为一个预定起始值(例如“0”)。并且，根据第一组音频相位数据PGp1中出现的上溢，由输出控制器20重新设置相位数据PGf1为一个预定值(例如“0”)。图17项(c)表示以上述方式准备的第一组音频相位数据PGf1的随时间变化值的一个例子。
在图10中，沿对数/线性转换器14(S5)之后的选择器SEL1的通路表示了与这个步S13相对应的功能块，这里选择器SEL1与图3的第一数字信号处理器DSP1的控制信号产生部分6的功能相对应，以及相位发生器ALU1&RAM1(S13，S16)与图5的运算器ALU1及存储器RAM1相对应。在共振峰声合成方式中，在步S5由对数/线性转换器14(S5)转换成一个反对数值的共振峰频率数FORM由选择器SEL1选择，以用于相位操作，并且由相位发生器ALU1及RAM1(S13，S16)累加，以提供第一组中心频率相位数据PGf1。
(12)数字信号处理器DSP1在步S14的操作在步S14，用图5运算器ALU1执行累加操作，以根据共振峰带宽(＝窗函数时宽)指示参数BW，准备第一组窗函数相位数据PGw1。
如图9项(a)及项(b)所示，在这个步S14，基于共振峰带宽指示参数BW的窗函数频率数(为了方便，只用“BW”表示)设置送到运算器ALU1的A输入端，并且第一组窗函数相位数据PGw1设置送到运算器ALU1的B输入端。
更具体地说，在图5例子中，使得选择器10不选择任何数据。共振峰带宽指示参数BW通过控制器23送到选择器22，并且按照参数BW在控制器23控制之下，对数/线性转换器和移位器14输出一个基于参数BW的窗函数频率数。其间，当前通道的窗函数相位数据PGw1从存储器RAM1读出，并且然后以数据#RAM1送到选择器11。选择器11选择读出的数据#RAM1，即相位数据PGw1，这个数据然后通过对数/线性转换器和移位器16不作处理，并且通过延迟电路17送到算术及逻辑的B输入端。因此，运算器ALU1把窗函数频率数与从存储器RAM1读出的相位数据PGw1相加一起。
运算器ALU1的相加结果通过延迟电路15、17、18及19，用一个与三个时钟脉冲相对应的总延迟时间延迟，并且然后在后文将作叙述的后续步S17的定时里以数据#1通过输出控制器20输出。通过接通电子乐器的性能操作结构，窗函数相位数据PGw1由输出控制器20初始化为一个预定值(例如“0”)。并且，根据第一组音频相位数据PGp1中上溢的出现，窗函数相位数据PGw1由输出控制器20重新设置成一个预定值(例如“0”)。
在图10中，沿窗函数频率数发生器14(S14，S15)的通路表示了与这个步S14相对应的功能块，这里窗函数频率数发生器14(S14，S15)与图5的对数/线性转换器和移位器14相对应，以及窗函数相位发生器ALU1及RAM1(S14，S15)与图5的运算器ALU1及存储器RAM1相对应。
(13)数字信号处理器DSP1在步S15的操作在步S15，用图5运算器ALU1执行操作，以根据共振峰带宽(＝窗函数时宽)指示参数BW来准备第二组窗函数相位数据PGw2。
步S15的操作与步S14的操作不同，即当前通道的第二窗函数相位数据PGw2从存储器RAM1读出，并且以数据#RAM1送到选择器11，由此以待选择。因此，运算器ALU1把窗函数频率数BW与从存储器RAM1读出的相位数据PGw2相加。运算器ALU1的相加结果通过延迟电路15、17、18及19，用一个与三时钟脉冲相对应的总延迟时间延迟，并且然后在后文将作详细叙述的后续步S18的定时里，通过输出控制器20以数据#1输出。通过接通电子乐器的性能操作结构，窗函数相位数据PGw2由输出控制器20初始化为一个从相位数据PGw1的初始值移位180°的值(例如，如果相位数据PGw1的初始值为“0”，则相位数据PGp2初始化为一个最大相位值的对半值)。并且，根据第二组音频相位数据PGp2中上溢的出现，窗函数相位数据PGw2由输出控制器20重新设置成一个预定值。
在图10中，沿窗函数频率数发生器14(S14，S15)的通路表示了与这个步S15相对应的功能块，这里窗函数频率数发生器14(S14，S15)与图5的对数/线性转换器和移位器14相对应，以及窗函数相位发生器ALU1及RAM1(S14，S15)与图5的运算器ALU1及存储器RAM1相对应。
(14)数字信号处理器DSP1在步S16的操作在步S16，用图5运算器ALU1执行操作，以与步S13相似的方式，通过累加寄存器REG1输出的共振峰频率数FORM来准备第二组中心频率相位数据PGf2。
步S16的操作与步S13的操作不同，即当前通道的第二中心频率相位数据PGf2从存储器RAM1读出，并且以数据#RAM1送到选择器11，由此以待选择。因此，运算器ALU1把共振峰频率数FORM与从存储器RAM1读出的第二组中心频率相位数据PGf2相加。运算器ALU1的相加结果通过延迟电路15、17、18、19及24，用一个与四个时钟脉冲相对应的总延迟时间延迟，并且然后在后文将作详细叙述的后续步S20的定时里，通过输出控制器20存入存储器RAM1的用于相位数据PGf2的存储区。
这样，在步S16，共振峰频率数FORM按每个周期累加，由此准备第二组中心频率相位数据PGf2。通过接通电子乐器的性能操作结构，由输出控制器20初始化相位数据PGf2为一个预定起始值(例如“0”)。并且，根据第二组音频相位数据PGp2中上溢的出现，由输出控制器20重新设置相位数据PGf2为一个预定值(例如“0”)。图17项(d)表示以上述方式准备的第二组中心频率相位数据PGf2的随时间变化值的一个例子。
在图10中，沿对数/线性转换器14(S5)之后的选择器SEL1(S13，S16)的通路表示了与这个步S16相对应的功能块，这里选择器SEL1(S13，S16)与图3的第一数字信号处理器DSP1的控制信号产生部分6的功能相对应，以及相位发生器ALU1及RAM1(S13，S16)与图5的运算器ALU1及存储器RAM1相对应。在共振峰声合成方式中，在步S5由对数/线性转换器14(S5)转换成一个反对数的共振峰频率数FORM由选择器SEL1选择，以用于相位操作，并且由相位发生器ALU1及RAM1(S13，S16)累加，以提供第二组中心频率相位数据PGf2。
(15)数字信号处理器DSP1在步S17的操作在步S17，执行操作，以作为待实际使用的第一组窗函数相位数据PGw1，或者选择在步S14准备的窗函数相位数据PGw1，或者选择音频相位数据PGp1。
如图9项(a)及项(b)所示，在这个步S17，数据#REG1设置送到运算器ALU1的A输入端，以及第一组音频相位数据PGp1设置送到运算器ALU1的B输入端。
更具体地说，在图5例子中，在步S14得到的窗函数相位数据PGw1在步S14之后三个时钟脉冲以数据#1提供，并且使得选择器10选择数据#1。此外，当前通道的第一组音频相位数据PGp1从存储器RAM1读出，并且然后以数据#RAM1送到选择器11，由此以待处理。于是，在控制器23的控制之下，虽然对数/线性转换器和移位器14不执行转换或移位，以允许输入数据通过那里不作处理，但是对数/线性转换器和移位器16把输入数据转换成一个负值。
因此，运算器ALU1从在步S14通过累加窗函数频率数BW而得到的窗函数相位数据PGw1(送到运算器ALU1的A输入端)中，减去第一组音频相位数据PGp1(送到运算器ALU1的B输入端)。如果相减结果为正(即通过累加窗函数频率数BW得到的窗函数相位数据PGw1值比音频相位数据PGp1大)，则窗函数相位数据PGW1通过延迟电路15、17、18、19及24，用一个与四个时钟脉冲相对应的总延迟时间延迟，并且然后在下步S18通过输出控制器20存入存储器RAM1的用于相位数据PGw1的存储区。从另一方面来说，如果相减结果为负(即通过累加窗函数频率数BW得到的窗函数相位数据PGw1等于或小于音频相位数据PGp1)，则音频相位数据PGp1存入存储器RAM1的用于相位数据PGw1的存储区。在实际中，当在步S13把音频相位数据PGp1存入存储器RAM1的用于相位数据PGp1的存储区时，相位数据PGp1亦存入用于相位数据PGw1的存储区，以便相位数据PGp1将在存储器RAM1中保持为相位数据PGw1。
在图17项(e)中表示了通过输出控制器20在存储器RAM1中存储的窗函数相位数据PGw1的一个例子，这里在步S14得到的窗函数相位数据PGw1值比音频相位数据PGp1大。在这种情况下，窗函数相位数据PGw1达到一个超过音频相位数据PGp1的预定最大值。一旦窗函数相位数据PGw1达到该预定最大值时，图5的输出控制器20就执行输出控制，以保持(或限幅)窗函数相位数据PGw1为该最大值。因此，窗函数相位数据PGw1的变化波形将有图17中(e)所示的倾斜及平坦部分。
从另一方面来说，如果在步S14得到的窗函数相位数据PGw1等于或小于音频相位数据PGp1，相位数据PGw1将如图17中(a)所示呈现与音频相位数据PGp1相同的变化。
(16)数字信号处理器DSP1在步S18的操作在步S18，执行操作，以作为实际待使用的第二组窗函数相位数据PGw2，或者选择在步S15准备的窗函数相位数据PGw2，或者选择音频相位数据PGp2。
步S18的操作与步S17的操作不同，即在步S15得到的窗函数相位数据PGw2在步15之后三个时钟脉冲，以数据#1送到选择器10，由此以待选择，以及当前通道的音频相位数据PGp2从存储器RAM1读出，并且以数据#RAM1送到选择器11，由此以待选择。
因此，如在步S17那样，在步S15得到的窗函数相位数据PGw2及音频相位数据PGp2使用运算器ALU1的减法功能相互比较。如果通过累加操作得到的窗函数相位数据PGw2值比音频相位数据PGp2大，则窗函数相位数据PGw2在下步S19存入存储器RAM1的用于相位数据PGw2的存储区(参见图19的(e))；否则，音频相位数据PGp2存入存储器RAM1的用于相位数据PGw2的存储区。
在图17项(f)中表示了通过输出控制器20在存储器RAM1中存储的窗函数相位数据PGw2的一个例子，这里在步15得到的窗函数相位数据PGw2值比音频相位数据PGp2大。在这种情况下，窗函数相位数据PGw2达到超过音频相位数据PGp2的一个预定最大值。一旦窗函数相位数据PGw2达到该预定最大值时，图5的输出控制器20就执行输出控制，以与步S17相似的方式保持(或限幅)窗函数相位数据PGw2为该最大值。因此，窗函数相位数据PGw2的变化波形将有图17中(f)所示的倾斜及平坦部分。
从另一方面来说，如果在步S15得到的窗函数相位数据PGw2等于或小于音频相位数据PGp2，相位数据PGw2将如图17中(b)所示呈现与音频相位数据PGp2相同的变化。
在图10中，沿比较器C1(S17，S18)及选择器SEL2(S17，S18)的通路表示了与步S17及步S18相对应的组合功能块，这里比较器C1(S17，S18)与按照运算器ALU1中减法结果，与写控制存储器RAM1的功能相对应的运算器ALU1及选择器SEL2(S17，S18)的减法功能相对应。在从窗函数相位发生器ALU1及RAM1(S14，S15)输出的数据值比相位发生器ALU1及RAM1(S9，S10)输出的相位数据PGp1或PGp2大时，选择器SEL2(S17，S18)响应比较器C1的输出，选择窗函数发生器ALU1及RAM1(S14，S15)的输出，作为窗函数相位数据PGw1或PGw2；否则，选择器SEL2(S17，S18)选择相位发生器ALU1及RAM1(S9，S10)的输出PGp1或PGp2，作为窗函数相位数据PGw1或PGw2。
因为上述处理，根据窗函数相位数据PGw1及PGw2以后述方式准备的窗函数波形的重复周期将始终与声音基音同步，并且窗的时宽将由参数BW(即窗函数相位数据PGw1及PGw2的倾斜)控制。特别地，窗函数相位数据的准备例如可以用同一受让人在日本专利公开出版物No.HEI 3-84596中提出的一种方法控制。
步19及20将在叙述第四数字信号处理器DSP4的操作之后加以叙述，因为这些步进行混合操作。
在图10的组合功能方块图中，作为调制部分12的内部处理功能，表示了几个以数字“12”起头的参考符号所指示的电路元件，这里加法器12c(S0)、12f(S2)及12i(S4)是用调制数据，比如调制数据发生器12a(S0)、12d(S2)及12g(S4)产生的用于颤音的调制数据，用来改变/调制音频数FNUM的操作机构装置。因为在这个步音频数FNUM是一个反对数值，所以最好使用一个乘法器，以用于引导频率改变控制与百分值成正比。然而，即使在调制部分12中的最大频率变化是一个非常微小的量，使用图10所示的减法器亦将使成本降低，而不带来显著的不利效果。如果改变第一数字信号处理器DSP1的结构及微程序，以对数值提供调制数据，以便它们与冲滑数据AG及音频数FNUM的和(从反对数观点来看为乘)相加，则当然能用反对数乘法实现与百分值成正比的频率改变控制。
——数字信号处理器DSP3与噪声相关的典型操作——参照图11将叙述在由图6的第三数字信号处理器DSP3执行的噪声共振峰声合成处理的各种步时的典型操作。与图9涉及第一数字信号处理器DSP1的例子类似，微程序的一个周期包括21步，即步S0到步S20，并且一个步与系统时钟的一个周期相对应。微程序的一个周期与图8的一个通道定时相对应，并且如图8所示，对18个通道分时执行程序。在图11中，项(a)指示设置送到图6运算器ALU3的A输入端的数据，项(b)指示设置送到运算器ALU3的B输入端的数据，项(c)指示从图6移位器39待输出的数据#1的内容，项(d)指示待写入图6寄存器REG3的数据的内容，项(e)指示待写入图6寄存器AREG的数据的内容，项(f)指示待写入图6的RAM3的数据的内容。图12是一个组合方块图，说明图6所示硬件结构的第三数字信号处理器DSP3准备噪声信号的一种方式，而不是实际的硬件电路结构。
(1)数字信号处理器DSP3在步S0的操作在步S0，用图6的运算器ALU3执行操作，以控制低通噪声信号的频谱结构，以用于准备在噪声共振峰声合成时用作调制信号的相关噪声信号。换句话说，为了增加低通噪声信号的频谱电平，执行步S0的操作，由此在通过一个调制操作处理，使用一个基于低通噪声信号的相关噪声控制信号准备的噪声共振峰声中，控制共振峰尖峰锐度。
图11项(a)及项(b)以简单形式指示待送到运算器ALU3的A输入端及B输入端的数据；在这个步S0，根据指示噪声共振峰锐度的参数NRES的数据设置送到运算器ALU3的A输入端，并且低通噪声信号LPF设置送到运算器ALU3的B输入端。
更具体地说，在图6的例子中，选择器30选择根据参数NRES的数据，这个数据然后通过延迟电路33送到运算器ALU3的A输入端。一个低通噪声信号LPF从存储器RAM3的当前通道的一个存储区读出，并且然后以数据#RAM3送到选择器31，由此以待选择。在那个时候，加上正号“+”的数据送到门电路34，以便使正号加到其上的低通噪声信号LPF通过延迟电路35传到运算器ALU3的B输入端。除了在后文将作叙述的串行放大的时间里，在其控制断开或闭合时，门电路34一般能够使输入数据通过其中。
因此，运算器ALU3把根据参数NRES的数据与低通噪声信号LPF相加。如将要叙述的那样，低通噪声信号LPF是一个通过对一个白噪声信号施加一个低通处理而得到的信号。把基于参数NRES的数据与这样一个低通噪声信号LPF相加，意味着把与参数NRES相对应的一个直流分量加到低通噪声信号LPF，并且因此信号LPF的低谱电平范围(零频率的直流范围)得到提高，以便能控制结果合成的噪声共振峰的共振峰包络中的锐度。
这样，步S0执行操作，以控制低通噪声信号LPF的低波段谱。操作结果通过延迟电路33、35、37，上溢/下溢控制器(OF/UF)38以及移位器39，用一个与两个时钟脉冲的总延迟时间延迟，并且然后在后文将作叙述的步S2的定时里写入寄存器AREG(参见图11的项(e))。在这个步S0，上溢/下溢控制器(OF/UF)38起一个限制器作用，并且移位器39不执行移位，以便允许输入数据通过那里不作处理。
参照图12的组合功能方块图概括上述操作。在图12中，步S0的操作对应于这样一条通路，即沿这个通路从系数表TB1(S0)按照参数NRES读出的系数数据由一个运算器ALU3(S0)与从运算器ALU3(S5)读出的低通噪声信号LPF相加。运算器ALU3(S0)的操作结果送到一个限制器38(S0)，以经历与图6的上溢/下溢控制器38的限制功能相对应的预定限制处理。
(2)数字信号处理器DSP3在步S1的操作在步S1，用图6运算器ALU3执行操作，以得到一个相关噪声信号的允许变化范围的下限值，以便控制噪声共振峰的带宽。
如图11项(a)及项(b)所示，根据指示一个噪声带宽的参数NBW的数据设置送到运算器ALU3的A输入端，并且一个相关噪声信号BRW设置送到运算器ALU3的B输入端。
更具体地说，在图6的例子中，选择器30选择根据参数NBW的数据，这个数据然后通过延迟电路33送到运算器ALU3的A输入端。相关噪声信号BWR从存储器RAM3的当前通道的存储区读出，并且以数据#RAM3送到选择器31，由此以待选择。此时，加上负号“-”的数据送到门电路34，以便其加有负号的相关噪声信号通过延迟电路35，送到运算器ALU3的B输入端。
因此，运算器ALU3从根据参数NBR的数据减去在先前周期得到的相关噪声信号BWR。因此，得到一个先前周期获得的相关噪声信号BWR与噪声带宽指示参数NBW之间的差，以提供一个负号加到那里的相关噪声信号BWR的允许变化范围的下限值。虽然在实际实现中允许变化范围的下限值是正号，但是这个步S1编程暂时得到取负号的差，并且然后把它转换成正号。
这样，步S1执行操作，以得到相关噪声信号的允许变化范围的下限值。操作结果通过延迟电路33、35、37，上溢/下溢控制器(OF/UF)38以及移位器39，用一个与两个时钟脉冲的总延迟时间延迟，并且然后在后文将作叙述的后续步S3写入寄存器REG3。通过延迟电路33、35、37，上溢/下溢控制器(OF/UF)38以及移位器39延迟的操作结果又通过延迟电路40，用一个与一个时钟脉冲相对应的时间进一步延迟，并且然后在后文将作叙述的后续步S4，暂时存入存储器的当前通道的存储区。在这个步S1同样，上溢/下溢控制器(OF/UF)38起一个限制器作用，并且移位器39不执行移位，以便允许输入数据通过那里不作处理。
在图12的组合方块图中，步S0的操作对应于这样一条通路，即沿这个通路从系数表TB2(S1)按照参数NRW读出的系数数据由一个运算器ALU3(S1)，与在先前周期得到并且具有倒换器INV1(S1)所倒换的符号的相关噪声信号相加。运算器ALU3(S1)的操作结果送到一个限制器38(S1)，以经历限制处理。倒换器INV1(S1)对应于通过使用符号加数据以加上负号的功能。在倒换器INV1(S1)的输入侧起移位寄存器(S/R)功能的存储器RAM3(S20)与从存储器RAM3以数据#RAM3提供先前周期相关噪声信号BWR的功能相对应。
(3)数字信号处理器DSP3在步S2的操作在步S2，用图6的运算器ALU3执行操作，以得到一个相关噪声信号的允许变化范围的上限值，以便控制噪声共振峰的带宽。
如图11项(a)及项(b)所示，与步S1类似，根据指示一个噪声带宽的参数NBW的数据设置送到运算器ALU3的A输入端，并且一个相关噪声信号BWR设置送到运算器ALU3的B输入端。步S2的操作不同于步S1的操作在于执行一个操作，即执行操作以对选择器31的输出数据加正号“+”。相反，运算器ALU3把根据参数NBW的数据与先前周期得到的相关噪声信号BWR相加，由此提供一个正号加到其上的相关噪声信号BWR的允许变化范围的上限值。
在图12的组合方块图中，步S2的操作对应于这样一条通路，即沿这个通路从系数表TB2(S1)按照参数NRW读出的系数数据由一个运算器ALU3(S2)，与在先前周期相关噪声信号BWR相加。运算器ALU3(S2)的操作结果送到一个限制器38(S2)，以经历预定限制过程。
(4)数字信号处理器DSP3在步S3的操作在步S3，与后续步S5相结合执行操作，以得到一个通过使白噪声WN经历低通滤波过程的低通噪声信号LPF。
如图11项(a)及项(b)所示，白噪声信号WN设置送到运算器ALU3的A输入端，并且低通噪声信号LPF设置送到运算器ALU3的B输入端。
更具体地说，在图6例子中，选择器30选择白噪声发生器32输出的白噪声信号WN，这个数据然后通过延迟电路33送到运算器ALU3的A输入端。低通噪声信号LPF从存储器RAM3的用于当前通道的低通噪声信号LPF的存储区读出，并且以数据#RAM3送到选择器31，由此以待选择。在其时，加上负号“-”的数据送到门电路34，以便其加有负号的低通噪声信号通过延迟电路35，传到运算器ALU3的B输入端。
因此，运算器ALU3从白噪声信号WN减去先前周期得到的低通噪声信号LPF。运算器ALU3的相减结果通过延迟电路33、35、37，上溢/下溢控制器38以及移位器39，用一个与两个时钟脉冲的总延迟时间延迟，并且然后以数据#3在步S5输出。在这个步S3，上溢/下溢控制器38起一个限制器功能，并且移位器39根据表示噪声谱的边缘部分的锥形的参数NSKT，执行向下移位。参数NSKT与低通系数相对应，并且向下移位与系数倍增过程相对应。
在图12的组合方块图中，步S3的操作对应于这样一条通路，即沿这个通路从白噪声发生器32(S3)输出的白噪声信号由一个运算器ALU3(S3)，与在先前周期得到并且具有倒换器INV2(S3)所倒换的符号的低通噪声信号LPF相加。运算器ALU3(S5)的操作结果在一个限制器38(S3)中经历预定限制处理。在倒换器INV1(S3)的输入侧起移位寄存器(S/R)功能的存储器RAM3(S5)与从存储器RAM3以数据#RAM3提供先前周期低通噪声信号LPF的功能相对应。
(5)数字信号处理器DSP3在步S4的操作在步S4，用图6的运算器ALU3执行操作，以得到一个相关噪声信号的允许变化范围，以便控制噪声共振峰带宽。
如图11项(a)及项(b)所示，数据#3设置送到运算器ALU3的A输入端，以及数据#REG3设置送到运算器ALU3的B输入端。
更具体地说，在图6的例子中，步S2的操作结果(相关噪声信号BWR的允许变化范围的上限值)以数据#3送到选择器30，由此以待选择，并且所选择的数据然后通过延迟电路33送到运算器ALU3的A输入端。其间，步S1的操作结果数据(具有负号加到其上的相关噪声信号BWR的允许变化范围的下限值)设置送到选择器31，由此以待选择，并且所选择的数据然后通过延迟电路35送到运算器ALU3的B输入端。
因此，运算器ALU3从范围的上限值减去允许变化范围的下限值，以便提供上限与下限值之间的允许变化范围。
这样，步S4执行操作，以得到相关噪声信号BWR的允许变化范围。操作结果通过延迟电路33、35、37，用一个与两个时钟脉冲的总延迟时间延迟，通过移位器39向下移一位，以及在后文将作详细叙述的后续步S6，写入寄存器REG3(参见图9的项(d))。
在图12的组合功能方块图中，步S4的操作与运算器ALU3(S4)相对应。
(6)数字信号处理器DSP3在步S5的操作如图11项(a)及项(b)所示，在步S5，数据#3设置送到运算器ALU3的A输入端，以及低通噪声信号LPF设置送到运算器ALU3的B输入端。
更具体地说，在图6的例子中，步S3的操作结果数据(即通过从输入白噪声信号WN减去先前周期低通信号LPF所得到的，并且使相减结果经历根据参数NSKT的系数操作处理的值)送到选择器30，并且选择器30选择这个数据。这样选择的数据通过延迟电路33送到运算器ALU3的A输入端。其间，低通噪声信号LPF从存储器RAM3的当前通道的低通噪声信号的存储区读出，并且以数据#RAM3传到选择器31，由此以待选择，以及所选数据给与正号，并且然后提供延迟电路35送到运算器ALU3的B输入端。
因此，运算器ALU3把系数操作的数据与先前周期得到的低通噪声信号LPF相加。运算器ALU3的相加结果通过延迟电路33、35、37，上溢/下溢控制器38以及移位器39，用一个与两个时钟脉冲相对应的总延迟时间延迟，通过延迟电路40用一个时钟脉冲时间作进一步延迟，并且然后在后文将作叙述的后续步S8，存入存储器RAM3的用于当前通道的信号LPF的存储区。这样，通过组合步S3与S8的操作，白噪声信号WN经历低通滤波操作处理，并且结果产生的低通滤波输出，即低通噪声信号LPF被存入存储器RAM3。在这种情况下，存储器RAM3起以一个抽样时间延迟低通噪声信号LPF的作用，即起图12的移位寄存器RAM3(S5)的作用。
在图12的组合功能方块图中，步S5的操作与运算器ALU3(S5)及移位寄存器RAM3(S5)相对应。
(7)数字信号处理器DSP3在步S6至S17的操作在步S16至S17，利用步S2在寄存器AREG中存储的低通噪声信号LPF(在下列叙述中假定是12位数据)，通过用低通噪声信号LPF序列乘以允许的变化宽度数据，执行操作，以调节在步S4得到的相关噪声信号LPF的允许变化宽度数据。
以上述方式在步S0处理的低通噪声信号LPF在步S2存入寄存器AREG，并且通过并行/串行转换器37转换成序列形式，以在步S6至步S17的12个时钟脉冲周期内，从其最低位连续输出12位的序列低通噪声信号SLPE。
首先，在步S6，如图11项(a)及项(b)所示，没有数据设置送到运算器ALU3的A输入端，并且部分乘积数据#REG3*SLPF设置送到运算器ALU3的B输入端。
更具体地说，在图6的例子中，给选择器31提供步S4的操作结果数据(即指示相关噪声信号DWR的允许变化宽度的数据，它在后文将称作“允许变化数据”)，并且选择器31选择这个数据。给所选数据提供正号，并且然后传到门电路34。对门电路34的控制输入端提供一个信号，指示从并行/串行转换器37输出的序列低通噪声的第一位。当序列低通噪声信号SLPF的第一位是“0”时，门电路34输出“0”，但是当序列低通噪声信号SLPF的第一位是“1”时，门电路34输出#REG3的值，这样为了得到上述允许变化宽度数据与低通噪声信号SLPF的最低位，执行一个乘法。乘法结果通过延迟电路35送到运算器ALU3的B输入端。
运算器ALU3起把由串行乘积得到的部分积相加的功能。在第一个两步S6与S7，没有数据送到运算器ALU3的A输入端，以便送到运算器ALU3的B输入端的部分乘积数据允许通过那里不作处理。这是因为部分乘积通过延迟电路35与37，用一个与两个时钟脉冲相对应的总延迟时间延迟。
因此，在步S6，从运算器ALU3输出部分乘积由此不作处理，并且然后它在由延迟电路35、37用一个与两个时钟脉冲相对应的总延迟时间延迟之后，通过上溢/下溢控制器38，由移位器39用向下移两位，并且在后文将作详细叙述的后续步S8以数据#3输出(参见图11的项(c))。在步8及步8之后，数据#3由选择器30选择，并且送到运算器ALU3的A输入端。用移位器39向下移两位运算器ALU3输出的部分乘积的原因是为了调节数据加权匹配，因为数据#3加到比数据#3高两位的计算的部分乘积上(即运算器ALU3的B输入端的数据)。
在下一步S7，在门电路34中，在上述允许变化宽度数据#REG3与低通噪声信号SLPF的第二最低位数据之间，执行乘法。乘法结果用一个与两个时钟脉冲相对应的时间延迟，下移两位，以及在后文将作详细叙述的后续步S9以数据#3输出(参见图11的项(c))。
在下一步S8，在门电路34中，在上述允许变化宽度数据#REG3与低通噪声信号SLPF的第三最低位数据之间，执行乘法。如图11项(a)中所示，在步S8至S18的各个步，从移位器39输出的数据#3由选择器30选择，并且送到运算器ALU3的A输入端。因此，对低通噪声信号SLPF的最低位(A输入端的数据)的部分乘积与对低通噪声信号SLPF的第三最低位(B输入端的数据)的部分乘积由运算器ALU3相加一起，从而提供部分乘积的和。从运算器ALU3输出的部分乘积的和，在通过延迟电路33、35、37用一个与两个时钟脉冲相对应的总延迟时间延迟之后，通过上溢/下溢控制器38，由移位器向下移位2位，以及在后文将作详细叙述的后续步S10以数据#3输出(参见图11的项(c))。
在下一步S9，在门电路34中，在上述允许变化宽度数据#REG3与低通噪声信号SLPF的第四最低位数据之间，执行乘法。在这个步S9，与用于低通噪声信号SLPF的第二最低位的部分乘积相对应的数据#3由选择器30选择，并且送到运算器ALU3的A输入端。因此，用于低通噪声信号SLPF的第二最低的部分乘积(A输入端的数据)与用于低通噪声信号SLPF的第四最低的部分乘积(B输入端的数据)由运算器ALU3相加一起，以便提供部分乘积的和。从运算器ALU3输出的部分乘积的和，在提供延迟电路33、35、37用一个与两个时钟脉冲相对应的总延迟时间延迟之后，通过上溢/下溢控制器38，由移位器39按两位向下移位，并且在后文将作叙述的后续步S11以数据#3输出(参见图11的项(c))。
类似地，在后续步S10、S12、S14及S16，从最低位用于奇数位的部分乘积顺序得到，并且计算迄今得到的部分乘积的和。在步16计算的用于奇数位的这样部分乘积的总和用一个与两时钟周期相对应的总时间延迟，并且然后以数据#3从移位器39输出(图11的项(c))。
同样，在后续步S11、S13、S15及S17，顺序得到从最低位用于偶数位的部分乘积，并且计算迄今得到的部分乘积的和。在步17计算的用于偶数位的这样部分乘积的总和用一个与两时钟周期相对应的总时间延迟，并且然后以数据#3从移位器39输出(图11的项(c))。
利用上述允许变化宽度数据与低通噪声信号LPF之间的序列乘积，相关噪声信号BWR的允许变化宽度数据以随机变化的低通噪声信号控制。然而，因为至步S17的操作各自得到用于奇数位的部分乘积的和，以及用于偶数位的部分乘积的和，所以必需进一步把两个总和相加一起，以便得到一个最终调节结果(最终乘积结果)。步S6至S17的上述操作与图12中乘法器ALU3(S6至S17)的功能相对应。
(8)数字信号处理器DSP3在步S18至S20的操作如图11项(a)及项(b)中所示，在步S18，数据#3设置送到运算器ALU3的A输入端，以及存储在存储器RAM3的暂时存储区中的数据设置送到运算器ALU3的B输入端。
更具体地说，在图6的例子中，步S16的的操作结果(即用于奇数位的部分乘积的总和)送到选择器30，由此以待选择，并且所选数据然后通过延迟电路33，送到运算器ALU3的A输入端。其间，在存储器RAM3的暂时存储区TmpM中存储的数据(即在步S1计算，并且在步S4存入存储区TnpM的具有负号的相关噪声信号BWR的下限值)以数据#RAM3输出，并且由此送到选择器31以待选择。由选择器31选择的数据(即具有负号加其上的相关噪声信号BWR的下限值)然后被符号转换(即负号转换成正号)，并且门电路34及延迟电路35送到运算器ALU3的B输入端。
因此，运算器ALU3把送到B输入端的具有正号的相关噪声信号BWR的下限值，与送到B输入端通过调节具有低通噪声信号LPF的相关噪声信号BWR的允许变化宽度数据而得到的一部分值(用于奇数位的部分乘积的总和)相加一起。相加结果通过与两个时钟脉冲相对应的一个总时间延迟，并且然后在步S20的定时里从移位器39输出，以数据#3送到选择器30。
在下一步S19，用于偶数位的部分乘积的总和通过一个与两个时钟脉冲相对应的总时间延迟，并且然后在步S20的定时里，从移位器输出，以写入寄存器REG3(参见图11的项(c))。
如图11项(a)及项(b)所示，在下一步S20，数据#3设置送到运算器ALU3的A输入端，以及数据#REG3设置送到运算器ALU3的B输入端。更具体地说，在图6的例子中，选择器30选择数据#3，以便步S18的操作结果送到运算器ALU3的A输入端。其间，选择器31选择寄存器REG3输出的数据#REG3，以便在步S17计算的用于偶数位部分乘积的总数送到运算器ALU3的B输入端。
因此，在运算器ALU3中，“通过调节具有低通噪声信号LPF的相关噪声信号BWR的允许变化宽度数据而得到的值”(用于偶数位的部分乘积的总和)的剩余部分(送到B输入端的数据)，加到通过把“由调节具有低通噪声信号LPF的相关噪声信号BWR的允许变化宽度数据而得到的值”(用于奇数位的部分乘积的总和)的部分与具有正号的噪声信号BWR的下限(送到B输入端的数据)相加而得到的值上。这样，“由调节具有低通噪声信号LPF的相关噪声信号BWR的允许变化宽度数据而得到的值”加到“相关噪声信号BWR的下限值”上，以提供一个新的相关噪声信号BWR。从运算器ALU3输出的“相关噪声信号BWR”在通过延迟电路33、35、37、40用一个与三个时钟脉冲相对应的总延迟时间延迟之后，在用于下一通道的步S2的定时里，写入存储器RAM3的用于当前通道的相关噪声信号BWR的存储区。
以上述方式准备并写入存储器RAM3的相关噪声信号BWR在用于当前通道的下一周期，在第三数字信号处理器DSP3的步S1与S2被读出，并且用于更新。写入存储器RAM3的相关噪声信号BWR在预定定时里也被读出，通过延迟电路41，由线性/对数转换器42转换成对数形式，然后通过延迟电路43以数据#RAM3L送到数字总线DBUS，以及最后送到第四数字信号处理器DSP4，以用于噪声共振峰声合成。
在图12的组合功能方块图中，步S18至S20的操作对应于这样一条通路，即通过这条运算器ALU3(S4)的输出，即具有负号的相关噪声信号BWR的下限，被转换成正号，由运算器ALU3(S18，S20)加到乘法器MULT(S6至S17)的输出，并且存入起移位寄存器(S/R)作用的存储器RAM3(S20)。在下一采样时间从起移位寄存器(S/R)作用的存储器RAM3(S20)读出的相关噪声信号BWR由线性/对数转换器42转换成一个对数值，以待输出到数据总线DBUS，并且还用于第三数字信号处理器DSP3内的数据更新。
由同一受让人比如在日本专利公开出版物No.HEI 4-346502中已经提出的方法可以用作上述噪声共振峰声合成方法，以通过使用噪声共振峰控制参数NRES、NSKT、NBW，相互独立地控制噪声共振峰的边缘部分及带宽，并且因此如果需要，可以参考该出版物，以了解该方法的细节。
——数字信号处理器DSP4有关共振峰声合成的典型操作—参照图13将叙述由图7的第四数字信号处理器DSP4在不同微程序步骤所执行的典型操作。与图9有关第一数字信号处理器DSP1的例子相似，微程序的一个周期包括21步，即步S0至步S20，并且一个步对应于一个系统时钟周期。一个微程序周期对应于图8的一个通道定时，并且如图8所示对18个通道分时执行程序。在图13中，项(a)指示待送到图7的运算器ALU4的A输入端的数据组，项(b)指示待送到图7的运算器ALU4的B输入端的数据组，项(c)指示待从图7上溢/下溢控制器56输出的数据#1的内容，项(d)指示待写入图6寄存器REG3的数据内容，以及项(e)指示待写入图7寄存器REG4的数据内容。图14是说明一种方式的组合功能方块图，其中如图7所示硬件结构的第四数字信号处理器DSP4执行波形合成处理(然而，一个数字混合器ALU1与RAM1(S11，S12，S19，S20)与第一数字信号处理器DSP1中的操作有关)。与图10及图12类似，图14不表示实际的硬件电路结构。
(1)数字信号处理器DSP4在步S0的操作步S0执行用于准备一个周期函数波形的部分操作，以生成第一组共振峰声合成波形。
如图13项(a)及项(b)中所示，在这个步，第一组中心频率相位数据PGf1设置送到运算器ALU4的A输入端，但是没有数据设置送到运算器ALU4的B输入端。
更具体地说，当前通道的第一组中心频率相位数据PGf1在预定定时从存储器RAM1读出。读出的相位数据PGf1以数据#RAM1从图5的第一数字信号处理器DSP1送到数据总线DBUS，通过数据总线DBUS它然后输入图7的第四数字信号处理器DSP4，以待送到调和声发生器52。按照调和声发生器接通/断开参数RHY，当处在产生调和声(即振动声)方式时，在干扰其相位之后，调和声发生器52输出相位数据PGf1，但是当不处在这样方式时，调和声发生器52输出没有干扰其相位的相位数据PGf1。从调和声发生器52输出的相位数据PGf1送到选择器50，使得选择器50在步S0选择发生器52的输出数据。从另一方面来说，选择器51没有数据选择。
因此，按照调和声产生接通/断开参数RHY使其相位干扰或不干扰的第一组中心频率相位数据PGf1，通过延迟电路53送到运算器ALU4以通过那里不作处理，并且然后通过延迟电路55、上溢/下溢控制器56、延迟电路61、对数/正弦表62以及延迟电路63，送到选择器64的β输入端。
因此，选择器64响应在B步S0的上述操作，选择送到β输入端的数据。这样，以上述方式在步S0处理的第一组中心频率相位数据PGf1有选择地从选择器64输出。
按照基本波形指示参数WF1，波形移位器60执行一个相位变换过程，以移位中心频率相位数据PGf1的相位值，或者对特定部分设置相位值为“0”。这个过程将完全改变相位数据PGf1的相位值的时间变化特征，以便有选择地改变波形数据的基本波形，从一个简单的正弦波形到一个复杂波形，这个波形如后文将作叙述那样根据所改变的相位数据从对数/正弦表62读出。更具体地说，如果相位数据随时间变化是简单的线性方式，则将读出简单正弦波；然而，如果相位数据随时间变化是间断地或以其它复杂方式，则将读出复杂波形。对数/正弦表62接收由波形移位器60处理的相位数据，并且读出与接收的相位数据相对应取对数值的正弦波形幅值数据。因此，输出与共振峰中心频率的相位数据相对应的取对数值的周期函数波形数据。
从选择器64输出的对数波形数据由此通过移位器和对数/线性转换器65不作处理，并且然后在通过延迟电路53、55、61、63用一个与四个时钟脉冲相对应的总延迟时间延迟之后，在后文将作叙述的步S4的定时里，写入寄存器REG4(参见图13的项(d))。
在图14的组合功能方块图中，步S0的操作与传给52(S0，S10)的噪声开始的通路相对应，这里传给52(S0，S10)的噪声对应于图7的噪声发生器52，运算器ALU4(S0，S10)对应于图7的运算器ALU4，以及移位器和对数/线性转换器60&62(S0，S10)对应于图7的波形移位器60和对数/正弦表62。从第一数字信号处理器DSP1接收的中心频率相位数据PGf1由传给52(S0，S10)的噪声控制，以按照调和声产生接通/断开参数RHY使其相位干扰或不干扰，由此通过运算器ALU4(S0，S10)不作处理，并且送到移位器和对数/线性转换器60&62(S0，S10)。在移位器和对数/线性转换器60&62(S0，S10)中，根据参数WF1的上述过程施加到相位数据PGf1，以便使取对数形式的正弦波形最终响应经控制的相位数据PGf1读出。
(2)数字信号处理器DSP4在步S2的操作由于步S1与先前通道继续的操作有关，所以将在步S2之后叙述步S1。
步S2执行用于准备窗函数波形的操作，以产生第一组共振峰声波形。
如图13项(a)及项(b)所示，在这个步S2，第一组窗函数波形相位数据PGw1设置送到运算器ALU4的A输入端，但是没有数据设置送到运算器ALU4的B输入端。
更具体地说，当前通道的第一组窗函数波形相位数据PGW1在预定定时里从存储器RAM1读出。读出的相位数据PGw1以数据#RAM1从图5的第一数字信号处理器DSP1送到数据总线DBUS，它然后通过数据总线DBUS输入图7的第四数字信号处理器DSP4，以待送到调和声发生器52。在这种情况下，调和声产生接通/断开参数RHY指示“断开”，以便窗函数波形相位数据PGw1通过选择器50而没有被调和声发生器52改变。使得选择器50选择数据#RAM1，即窗函数波形相位数据PGw1。
因此，第一组窗函数波形相位数据PGw1通过延迟电路53送到运算器ALU4，以通过那里不作处理，并且然后通过延迟电路55、上溢/下溢控制器56、波形移位器60、延迟电路61、对数/正弦表62以及延迟电路63，送到选择器64的β输入端。
因此，选择器64响应上述在步2的操作，选择送到β输入端的数据。因此，以上述方式在步S0处理的相位数据PGw1通过延迟电路55、上溢/下溢控制器56、延迟电路61、对数/正弦表62以及延迟电路63，从选择器64有选择地输出。在步S2，波形移位器60向下移位窗函数波形相位数据PGw1的相位值一位，以便使对数/正弦表62响应一个周期相位数据PGw1，以窗函数波形从对数/正弦表62输出第一半正弦波。因此，对数/正弦表62读出与窗函数波形相位数据PGw1的下移相位值相对应的正弦波形幅值的对数值。这样，以对数值提供第一组窗函数波形。
其间，共振峰边缘特征表示参数SKT由控制器66上移一位，并且然后送到移位器和对数/线性转换器65。如先前所述，从选择器64输出的第一组窗函数波形“log sine(PGw1)”的对数值送到移位器和对数/线性转换器65，那里它按照边缘特征按一位上移表示的参数SKT(即2×SKT)，上移2×SKT位。也就是说，执行“(2×SKT)*log sine(PGw1)”，这意味着对数值转换成以反对数表示的sine(PGw1)波形。这意指窗函数波形sine(PGw1)经历2n的波形转换，以变成具有锥形边缘部分的窗函数波形。这样得到的正弦波的窗函数半波形的对数数据在通过延迟电路53、55、61、63用一个与四个时钟脉冲相对应的总延迟时间延迟之后，在后文将作详细叙述的后续步S6的定时里，写入寄存器REG4(参见图13的项(d))。在这个步S2，移位器和对数/线性转换器65起先前所述的移位器功能，并且不起对数/线性转换器功能。
在图14的组合功能方块图中，步S2的操作对应于以运算器ALU4(S2，S12)开始的通路，这里运算器ALU4(S2，S12)与图7的运算器ALU4相对应，移位器和线性/对数转换器60&62(S2，S12)与波形移位器60及对数/正弦表62相对应，以及移位器65(S2，S12)与图7的移位器和对数/线性转换器65相对应。从第一数字信号处理器DSP1接收的中心频率相位数据PGf1由此通过运算器ALU4(S2，S12)不作处理，送到移位器和线性/对数转换器和移位器60&62(S2，S12)以下移一位，且转换成正弦波的对数值，以及按照参数SKT通过移位器65(S2，S12)上移预定位。
(3)数字信号处理器DSP4在步S5的操作步S5执行用于控制与第一组共振峰频率相对应的频率函数波形的音量电平。
如图13项(a)及项(b)所示，在这个步，音量电平数据LVL设置送到运算器ALU4的A输入端，而数据#REG4设置送到运算器ALU4的B输入端。
更具体地说，取当前通道的对数形式的音量电平数据LVL1在预定定时从第二数字信号处理器DSP2的存储器RAM2读出。如先前所述，这个音量电平数据LVL1已经传给一个包络波形。音量电平数据LVL1送到数据总线DBUS，通过数据总线DBUS它被输入图7的第四数字信号处理器DSP4，以待按数据#RAM4送到选择器50。在步S5，使得选择器51选择数据#RAM2，即音量电平数据LVL1。
其间，根据第一组中心频率相位数据PGf1在步S0得到的周期函数波形的对数值数据在步S0之后四个时钟脉冲，在步S4存入寄存器REG4，并且在步S5以数据#REG4从寄存器REG4输出。使得选择器51选择这个数据#REG4。
因此，运算器ALU4把共振峰中心频率的周期函数波形的对数值与音量电平数据LVL1相加。从反对数观点看看，这等同于用音量电平数据LVL1乘以周期函数波形，由此对波形传给一个音量包络。
运算器ALU4的操作结果在通过延迟电路53、54、55用一个与两个时钟脉冲相对应的总延迟时间延迟之后，通过上溢/下溢控制器56，并且在后文将作叙述的后续步S6的定时里以数据#4输出(参见图13项(c))。
在图14的组合功能方块图中，步S5的操作与这样一条通路相对应，即通过这个通路从移位器和线性/对数转换器60&62(S0，S1 0)输出的周期函数波形的对数值，与从第二数字信号处理器DSP2输出的取对数形式的音量电平数据LVL1，由运算器ALU4(S5，S15)相加一起。
(4)数字信号处理器DSP4在步S7的操作步S7执行操作，把与共振峰中心频率相对应的具有控制音量包络的周期函数波形与对应于音的基音的窗函数相乘，以便产生第一组共振峰声波形。
如图13项(a)及项(b)所示，在这个步，数据#4设置送到运算器ALU4的A输入端，而数据#REG4设置送到运算器ALU4的B输入端。
更具体地说，在步S5已作处理的与共振峰中心频率相对应的具有控制音量包络的周期函数波形的对数值，在步S5之后两个时钟脉冲，在步S7以数据#4输出，并且使得选择器50选择这个数据#4。
其间，根据第一组窗函数波形相位数据PGw1在步S2得到的窗函数波形的对数值数据，在步S2之后四个时钟脉冲，在步S6存入寄存器REG4，并且使得选择器51选择这个数据#REG4。
因此，运算器ALU4把周期函数波形的对数值与窗函数波形相加。从反对数观点看看，这等同于把与共振峰中心频率函数相对应的周期函数波形与对应基音的窗函数波形相乘，由此执行一个用于合成第一组共振峰波形信号的振幅调制操作。
因此，选择器64响应上述在步S7的操作，选择送到α输入端的数据。因此，运算器ALU4的振幅调制结果(对数值)通过延迟电路55、上溢/下溢控制器56以及延迟电路57，送到对数/线性转换器58，那里它被转换成一个反对数值。结果转换的反对数值通过延迟电路59从选择器64输出。
从选择器64输出的反对数值数据，即上述振幅调制操作的结果，由此通过移位器和对数/线性转换器65而不处理，并且通过延迟电路67送到存储器RAM4。因此，取反对数形式的振幅调制结果，即合成的第一组共振峰声的波形数据，在通过延迟电路53、54、55、57、59、67用一个与五个时钟脉冲相对应的总延迟时间延迟之后，在后文将作详细叙述的后续步S12的定时里，写入存储器RAM4的用于当前通道的第一组共振峰声波形数据TR1的存储区中(参见图13的项(e))。
图18项(a)表示根据第一组共振峰中心频率相位数据PGf1的第一组周期函数波形的一个例子，以及图18项(c)表示根据第一组窗函数波形相位数据PGw1的第一组窗函数波形的一个例子。图18项(e)表示由乘积这些波形产生的第一组共振峰声波形的一个例子。第一组共振峰声波形的基音是根据音频数数据的正常基音(f0)的对半(1/2)；即第一组共振峰声波形的周期是正常周期的两倍。在图18项(c)及项(d)的窗函数波形中，电平“0”部分与图17项(e)及项(f)的相位数据PGw1与PGw2的平坦最大相位值部分相对应。
在图14的组合功能方块图中，步S7的操作与以运算器ALU4(S7，S17)开始的通路相对应，这里运算器ALU4(S7，S17)与图7的运算器ALU4相对应，限制器56(S7，S17)与上溢/下溢控制器56相对应，对数/线性转换器58(S7，S17)与图7的对数/线性转换器相对应，以及寄存器RAM4(S7)与图7的RAM4相对应。门G1指示上述通路只在共振峰声合成方式下能够通行。运算器ALU4(S7，S17)把运算器ALU4(S5，S15)提供的周期函数波形的对数值与通过门G1由移位器65(S2，S12)提供的窗函数波形的对数值相加。相加结果通过限制器56(S7，S17)送到对数/线性转换器58(S7，S17)以待转换成一个反对数值，并且然后存入寄存器RAM4(S7)。
(5)数字信号处理器DSP4在步S10的操作与步S0类似，步S10执行部分操作，用于准备一个周期函数波形，以产生第二组共振峰声波形。
步S10的操作不同于步S0的操作，即当前通道的第二组中心频率相位数据PGf2从图5的第一数字信号处理器DSP1的存储器RAM1读出，并且然后通过调和声发生器52送到选择器50，由此以待选择。
像第一组中心频率相位数据PGf1那样，第二组中心频率相位数据PGf2被作处理，并且通过延迟电路53、运算器ALU4、延迟电路55、上溢/下溢控制器56、延迟电路61、对数/正弦表62、延迟电路63、选择器64以及移位器和对数/线性转换器65，用一个与四个时钟脉冲相对应的总延迟时间延迟。然而，在这个步，波形移位器60根据第二组基本波形指示参数WF2执行一个相位变换过程。然后，经处理的数据在后文将作详细叙述的后续步S14的定时里，写入寄存器REG4(参见图13的项(d))。
在图14的组合功能方块图中，步S10的操作与以上述传给52(S0，S10)的噪声开始的通路相对应。
(6)数字信号处理器DSP4在步S12的操作与步S2类似，步S12执行用于准备窗函数波形的操作，以产生一个第二组共振峰声波形。
步S12的操作与步S2的操作不同，在于当前通道的第二组窗函数波形相位数据PGw2从图5的第一数字信号处理器DSP1的存储器RAM1读出，并且然后通过调和声发生器52送到选择器50，由此有待选择。
像第一组窗函数波形相位数据PGw2那样，第二组窗函数波形相位数据PGw2被作处理，并且通过延迟电路53、运算器ALU4、延迟电路55、上溢/下溢控制器56、延迟电路61、对数/正弦表62、延迟电路63、选择器64以及移位器和对数/线性转换器65，用一个与四个时钟脉冲相对应的总延迟时间延迟。经处理与延迟的数据在后文将作详细叙述的后续步S16的定时里，写入寄存器REG4(参见图13的项(d))。
在图14的组合功能方块图中，步S10的操作与以上述传给52(S2，S12)的噪声开始的通路相对应。
(7)数字信号处理器DSP4在步S13的操作步S13执行用于准备与清音共振峰声中心频率相对应的周期函数波形的操作。
如图13项(a)及项(b)所示，在这个步S13，清音共振峰声的中心频率相位数据PGu设置送到运算器ALU4的A输入端，但是没有数据设置送到运算器ALU4的B输入端。
更具体地说，当前通道的中心频率相位数据PGu在预定时间从第一数字信号处理器DSP1的存储器RAM1读出，并且以数据#RAM1送到数据总线DBUS，通过数据总线DBUS它被输入图7的第四数字信号处理器DSP4，以待选择器50选择，而不由调和声发生器52处理。使得选择器50选择数据#RAM1，即中心频率相位数据。
因此，清音共振峰声的中心频率相位数据PGu通过延迟电路53送到运算器ALU4，以通过那里不作处理，并且然后通过延迟电路55、上溢/下溢控制器56、波形移位器60、延迟电路61、对数/正弦表62以及延迟电路63，送到选择器64的β输入端。
因此，选择器64响应上述在步S13的操作，选择送到β输入端的数据。因此，以上述方式处理的相位数据PGf1在这样通路，即通过波形移位器60、延迟电路61、对数/正弦表62以及延迟电路63，延伸到选择器64的β输入端的通路中作处理，并且由选择器64选择，以便与中心频率相位数据PGu相对应的周期函数波形的对数值数据从对数/正弦表62读出，以便输出。
由选择器64选择的对数值数据通过移位器和对数/线性转换器65，由此不作处理，并且然后在通过延迟电路53、55、61、63延迟之后，在后文将作详细叙述的后续步S17的定时里，写入寄存器REG4(参见图13的项(d))。
在图14的组合功能方块图中，步S13的操作与对数/正弦表62(S13)的通路相对应，其中正弦波形的对数值数据响应第一数字信号处理器DSP1提供的相位数据PGu的值，从对数/正弦表62(S13)读出。
如果从图1微计算机部分COM提供的参数中所包含的共振峰随后控制标志URVF为“1”，则指示一个方式，其中共振峰频率FORM，而不是清音共振峰频率UFORM，用作一个用于噪声共振峰声合成的中心频率。在这种情况下，控制信号产生部分6读出共振峰声的中心频率相位数据PGf1或PGf2，而不是清音共振峰声的中心频率相位数据，以作为待从第一数字信号处理器DSP1的存储器RAM1读出的中心频率相位数据，以用于步S13的操作。因此，如果共振峰声随后控制标志URVF为“1”，步S13按照共振峰声的中心频率相位数据PGf1或PGf2，执行用于准备与清音共振峰声中心频率相对应的周期函数波形的操作。
(8)数字信号处理器DSP4在步S15的操作与步S5类似，步S15执行用于控制与第二组共振峰频率相对应的频率函数波形的音量电平。
如图13项(a)及项(b)所示，在这个步S15，音量电平数据LVL2设置送到运算器ALU4的A输入端，而数据#REG4设置送到运算器ALU4的B输入端。
更具体地说，取当前通道的对数形式的音量电平数据LVL2在预定定时从第二数字信号处理器DSP2的存储器RAM2读出。如先前所述，这个音量电平数据LVL2已经传给一个包络波形。音量电平数据LVL2送到数据总线DBUS，通过数据总线DBUS它被输入图7的第四数字信号处理器DSP4，以待按数据#RAM2送到选择器50。在步S15，使得选择器50选择数据#RAM2，即音量电平数据LVL2。
其间，根据第二组中心频率相位数据PGf2在步S10得到的周期函数波形的对数值数据在步S10之后四个时钟脉冲，在步S14存入寄存器REG4，并且在步S15以数据#REG4从寄存器REG4输出。使得选择器51选择这个数据#REG4。
因此，运算器ALU4把第二组共振峰中心频率的周期函数波形的对数值与音量电平数据LVL2相加。从反对数观点来看，这等同于用音量电平数据LVL2乘以周期函数波形，由此对波形传给一个音量包络。
运算器ALU4的操作结果在通过延迟电路53、54、55用一个与两个时钟脉冲相对应的总延迟时间延迟之后，通过上溢/下溢控制器56，并且在后文将作叙述的后续步S17的定时里以数据#4输出。
在图14的组合功能方块图中，步S15的操作与步S5类似，与通过运算器ALU4(S5，S15)的通路相对应。
(9)数字信号处理器DSP4在步S16的操作步S16执行用于控制相关噪声信号BWR的音量电平。
如图13的项(a)及项(b)所示，在这个步S16，用于噪声LVLu的音量电平数据设置送到运算器ALU4的A输入端，而相关噪声信号BWR设置送到运算器ALU4的B输入端。
更具体地说，取当前通道的对数形式的音量电平数据在预定定时从第二数字信号处理器DSP2的存储器RAM2读出。这个音量电平数据LVLu送到数据总线DBUS，通过数据总线DBUS它输入图7的第四数字信号处理器DSP4，由此待以数据#RAM2送到选择器50。在步S16，使得选择器选择数据#RAM2，即用于噪声LVLn的音量电平数据。
其间，当前通道的相关噪声信号BWR在预定定时从第三数字信号处理器DSP3的存储器RAM3读出。读出的数据BWR转换成算术形式，通过图6的延迟电路43按一个预定时间延迟，并且然后送到数据总线DBUS，作为数据#RAM3L，通过数据总线DBUS它输入图7的第四数字信号处理器DSP4，由此以待送到选择器51。在步S16，使得选择器51选择数据#RAM3L，即当前通道的相关噪声信号BWR。
因此，取对数形式的相关噪声信号BWR由运算器ALU4加到音量电平数据LVLu。从反对数观点看，这个相加等同于用音量电平数据LVLu乘以相关噪声信号BWR，以将音量包络传到信号BWR。
运算器ALU4的操作结果在通过延迟电路55用一个时钟脉冲时间延迟之后，在后文将作叙述的后续步S18的定时里，通过上溢/下溢控制器56以数据#4传到选择器50作为数据#4(参见图13的项(c))。
在图14的组合功能方块图中，步16的操作与这样通路相对应，即通过该通路，从第三数字信号处理器DSP3输出的相关噪声信号BWR与从第二数字信号处理器DSP2输出的音量电平数据LVLu由运算器ALU(S16)相加。
(10)数字信号处理器DSP4在步S17的操作与步S7类似，步S17执行操作，把与共振峰中心频率相对应的具有控制音量包络的周期函数波形与对应窗函数波形的基音相乘，以便产生第二组共振峰声波形。
如图13项(a)及项(b)所示，在这个步，数据#4设置送到运算器ALU4的A输入端，而数据#REG4设置送到运算器ALU4的B输入端。
更具体地说，在步S15已作处理的与共振峰中心频率相对应的具有控制音量包络的周期函数波形的对数值数据，在步S15之后两个时钟脉冲，在步S17以数据#4输出，并且使得选择器50选择这个数据#4。其间，根据第二组窗函数波形相位数据PGw2在步S12得到的窗函数波形的对数值数据，在步S12之后四个时钟脉冲，在步S16存储，并且选择器51选择这个数据#REG4。
因此，运算器ALU4把周期函数波形的对数值与窗函数波形相加。从反对数观点看，这等同于把与共振峰中心频率函数相对应的周期函数波形与基音对应的窗函数波形相乘，由此执行一个用于合成第二组共振峰波形信号的振幅调制操作。
因此，选择器64响应上述在步S17的操作，选择送到α输入端的数据。因此，运算器ALU4的振幅调制结果(对数值)通过延迟电路55、上溢/下溢控制器56以及延迟电路57，送到对数/线性转换器58，那里它被转换成一个反对数值。结果转换的反对数值通过延迟电路59从选择器64输出。从选择器64输出的反对数值数据，即上述振幅调制操作的结果，由此通过移位器和对数/线性转换器65而不处理，并且在用一个与四个时钟脉冲相对应的总延迟时间延迟之后，在下一通道的步S0的定时里，写入寄存器REG4(参见图13的项(e))。
图18项(b)表示根据第二组共振峰中心频率相位数据PGf2的第二组周期函数波形的一个例子，以及图18项(d)表示根据第二组窗函数波形相位数据PGw2的第二组窗函数波形的一个例子。图18项(f)表示由相乘这些波形产生的第二组共振峰声波形的一个例子。第二组共振峰声波形的基音也是根据音频数数据(1/f0)的正常基音的对半；第二组共振峰声波形的周期是正常周期的两倍。
在图14的组合功能方块图中，步S17的操作与以运算器ALU4(S7，S17)开始的通路相对应。
(11)数字信号处理器DSP4在步S18的操作步S18执行操作，用于把与中心频率相对应的周期函数波形与具有已作控制的音量包络的相关噪声信号BWR相乘，以便产生一个噪声共振峰声波形。
如图13项(a)及项(b)所示，在这个步，数据#4设置送到运算器ALU4的A输入端，而数据#REG4设置送到运算器ALU4的B输入端。
更具体地说，在步S16处理的相关噪声信号BWR的对数值数据在步16之后两个时钟脉冲，在步S18以数据#4输出，并且使得选择器50选择这个数据#4。其间，在步S13得到的与噪声合成中心频率相对应的周期函数波形的对数值数据，在步S13之后四个时钟脉冲，在步S17存入寄存器REG4，并且以数据#REG4在步S18从寄存器REG4输出。使得选择器51选择这个数据#BEG4。
因此，运算器ALU4把与噪声合成中心频率相对应的周期函数波形的对数值与相关噪声信号BWR的对数值数据相加一起。从反对数观点看，这个相加等同于把周期函数波形与相关噪声信号BWR相乘，由此执行一个过程，用于产生一个用相关噪声信号BWR振幅调制周期函数波形所得到的信号。这样，合成一个噪声共振峰声。
因此，选择器64响应上述在步S18的操作，选择送到α输入端的数据。因此，运算器ALU4的振幅调制结果(对数值)通过延迟电路55、起限制器作用的上溢/下溢控制器56以及延迟电路57，送到对数/线性转换器58，那里它被转换成一个反对数值。结果转换的反对数值通过延迟电路59从选择器64输出。从选择器64输出的反对数值数据，即上述振幅调制操作的结果，通过移位器和对数/线性转换器65，由此不作处理，并且通过延迟电路67送到存储器RAM4。然后，取反对数形式的振幅调制结果在用一个与五个时钟脉冲相对应的总延迟时间延迟之后，在下一通道的步32的定时里，写入存储器RAM4的用于当前通道的噪声共振峰声波形数据TRu的存储区(参见图13的项(e))。
在图14的组合功能方块图中，步S18的操作与通过运算器ALU4(S18)的通路相对应，其中运算器ALU4(S18)与图7的运算器ALU4相对应，限制器56(S18)与图7的上溢/下溢控制器56相对应，对数/线性转换器58(S18)与图7的对数/线性转换器58相对应，以及寄存器RAM1(S18)与图7的RAM4相对应。选择器SEL1对应于选择一个与根据共振峰随后控制标志URVF的中心频率相对应的周期函数的功能。也就是说，如果共振峰随后控制标志URVF为“0”，则选择器SEL1选择从对数/正弦表62(S13)通路输出的清音共振峰频率相位数据PGu所对应的周期函数波形，并且给运算器ALU4(S18)提供所选数据。然而，如果共振峰随后控制标志URVF为“1”，则选择器SEL1选择从移位器和线性/对数转换器60&62(S0，S10)的通路传送的共振峰频率相位数据PGf1或PGf2所对应的周期函数波形数据，并且给运算器ALU4(S18)提供所选数据。
(12)数字信号处理器DSP4在步S20的操作与下一通道的步S1结合，步S20执行操作，通过把第一与第二共振峰声波形相加一起，以产生最终的共振峰声波形。
如图13项(a)及项(b)所示，在这个步S20，没有数据设置送到运算器ALU4的A输入端，但是第一组波形数据设置送到运算器ALU4的B输入端。
更具体地说，当前通道的波形数据(即第一组共振峰声波形数据)在预定时间从存储器RAM4读出，并且然后通过延迟电路68送到选择器51，由此以待选择。没有数据由选择器50选择。
因此，第一组波形数据TR1传过延迟电路54及运算器ALU4，没有由运算器ALU4处理。然后，波形数据TR1在通过延迟电路54、55用一个与两个时钟脉冲相对应的总延迟时间延迟之后，传过上溢/下溢控制器56，并且在下一通道的定时里以数据#4输出(参见图13的项(c))。
(13)数字信号处理器DSP4在下一通道的步S1的操作如图13项(a)及项(b)所示，在这个步S1，数据#4设置送到运算器ALU4的A输入端，而数据#REG4设置送到运算器ALU4的B输入端。
更具体地说，在上一通道的步S20读出的波形数据(第一组共振峰声波形数据)在步S20之后两个时钟脉冲，在步S1以数据#4输出，并且使得选择器50选择这个数据。其间，在上一通道的步S17得到的第二组共振峰声波形数据在步S17之后四个时钟脉冲，在步S0存入寄存器REG4，并且在当前通道的步S1从寄存器REG4以数据#REG4输出。使得选择器51选择这个数据#REG4。
因此，运算器ALU4把第一与第二组共振峰声波形数据相加一起，以提供一个最终共振峰声波形。
响应上述在步S1的操作，选择器64选择送到γ输入端的数据。此外，上溢/下溢控制器56起一个限制器作用，并且由此使得移位器和对数/线性转换器65允许所送给的数据传过那里不作处理。因此，从运算器ALU4输出的最终合成的共振峰声波形数据通过延迟电路55、上溢/下溢控制器56以及选择器64，送到移位器和对数/线性转换器65，以由此通过那里不作处理，并且然后在步S1之后三个时钟脉冲，在步S4的定时里，存入存储器RAM4的用于当前通道的波形数据TR2的存储区(参见图13的项(e))。
图18项(g)表示把两组共振峰波形相加所最终得到的合成共振峰声波形的一个例子。如图所示，根据音频数数据具有与正常基音(1/f0)相对应基音的合成共振峰声波形，是通过把第一与第二组共振峰声波形(图18项(e)及项(f))相加得到，这两组共振峰波形通过基于窗函数波形相位相互之间移位180°的调制而组合，并且各组具有1/2f0的频率。结果合成的共振峰声波形存入存储器RAM4的用于当前通道的波形数据TR2的存储区。
作为步S20与S1的操作的改变，只是第二组共振峰声波形数据可以存入存储器RAM4的用于波形数据TR2的存储区，而不加入第一组共振峰声波形数据。在这样情况下，第一组共振峰声波形数据将存入存储器RAM4的用于波形数据TR1的存储区，而第二组共振峰波形数据将存入用于波形数据TR2的存储区。
在图1 4的组合功能方块图中，步S20与步S1的操作与寄存器ALU4&RAM4(S17，S20，S1)的通路相对应，其中从对数/线性转换器58(S7，S17)输出的第一与第二组共振峰声波形数据相加，并且保持在寄存器ALU4&RAM4(S17，S20，S1)中。寄存器ALU4&RAM4(S17，S20，S1)的通路与运算器ALU4及存储器RAM4的操作相对应。
——数字信号处理器DSP1的共振峰声混合操作的例子——参考以前图5与图9，将叙述第一数字信号处理器DSP1的“混合操作”的一个例子。
(1)数字信号处理器DSP1在步S11的操作在步S11，执行操作，用于把进入声系统SS的左扬声器的单个通道的合成的共振峰声波形数据混合。
如图13项(a)及项(b)所示，在这个步S11，波形数据TR2设置送到图5的运算器ALU4的A输入端，而数据MIXL设置送到运算器ALU4的B输入端。
更具体地说，当前通道的波形数据TR2(把第一与第二组共振峰声波形数据相加得到的最终共振峰声波形数据)在预定定时从第四数字信号处理器DSP4的存储器RAM4读出。读出的数据TR2送到数据总线DBUS，并且然后以数据#RAM4送到图5的选择器10。并且，按照指示共振峰声扫调的参数PAN从扫调表21读出的左电平控制数据通过选择器22送到控制器23。上述由选择器10选择的波形数据TR2在控制器23响应左电平控制数据控制之下(即数据TR2控制在按照左电平控制信号的电平)，由对数/线性转换器和移位器14移位，并且然后通过延迟电路15，送到运算器ALU1的A输入端。
其间，左基音混合数据MIXL从第一数字信号处理器DSP1的存储器RAM1读出，并且然后以数据#RAM1送到图5的选择器11，由此以待选择。所选数据MIXL由此通过对数/线性转换器和移位器16不作处理，并且然后通过延迟电路17送到运算器ALU1的B输入端。
因此，运算器ALU1把由左电平控制数据已控制在左电平的当前通道的合成的共振峰声波形数据与左基音混合数据MIXL相加一起。运算器ALU1的相加结果在通过延迟电路15、17、18、19、24用一个与四个时钟脉冲相对应的总延迟时间延迟之后，通过输出控制器20传到存储器RAM1，由此以在图9的步S15的定时里，存入用于左基音混合数据MIXL的存储区(参见图9项(e))。因此，利用对各个通道执行的图9的步S11的操作，为了扫调使左电平得到控制的通道的合成共振峰声波形数据的抽样值顺序相加，以待存入存储器RAM1的用于左基音混合数据MIXL的存储区。
(2)数字信号处理器DSP1在步S12的操作以步S11类似的方式，在步S12，执行操作，用于把进入声系统SS的右扬声器的单个通道的合成的共振峰声波形数据混合。
步S12的操作与步S11的操作不同，在于右电平控制数据按照指示共振峰声的扫调的参数PAN从扫调表21读出，并且通过选择器22送到控制器23，以及在于右基音混合数据MIXR从存储器RAM1读出，并且由选择器11选择。
因此，运算器ALU1把由右电平控制数据在右电平中已作控制的当前通道的合成共振峰声波形数据与右基音混合数据MIXR相加一起。运算器ALU1的相加结果在通过延迟电路15、17、18、19、24用一个与四个时钟脉冲相对应的延迟时间延迟之后，通过输出控制器20传到存储器RAM1，以待在图9的步S16的定时里存入其用于右基音混合数据MIXR的存储区。因此，利用对各个通道执行的图9的步S12的操作，为了扫调已作右电平控制的通道的合成共振峰声波形数据的抽样值顺序相加，以待存入存储器RAM1的用于右基音混合数据MIXL的存储区。
(3)数字信号处理器DSP1在步S19的操作在步S19，对单个通道的噪声共振峰波形数据执行左电平控制，并且这样控制的波形数据以步S11相似的方式混入声系统SS的左扬声器。
步S19的操作不同于步S11的操作，即当前通道的噪声波形数据(噪声共振峰声波形数据)TRu从第四数字信号处理器DSP4的存储器RAM1读出，通过数据总线DBUS传送到第一数字信号处理器DSP1以待选择器10选择，以及在于用于噪声的左电平控制数据按照指示清音共振峰声的扫调的参数uPAN从扫调表21读出，并且通过选择器22送到控制器23。此外，在步S15写入存储器RAM1的左基音混合数据MIXL读出，并且以数据#RAM1送到选择器11。
因此，运算器ALU1把由左电平控制数据已在左电平中作控制的噪声波形数据TRu与左基音混合数据MIXL相加。运算器ALU1的相加结果在通过延迟电路15、17、18、19、24用一个与四个时钟脉冲相对应的延迟时间延迟之后，通过输出控制器20传到存储器RAM1，以待在下一通道的步S3的定时里存入其用于左基音混合数据MIXL的存储区(参见图9项(e))。
(4)数字信号处理器DSP1在步S20的操作在步S20，对单个通道的噪声共振峰波形数据执行右电平控制，并且这样控制的波形数据以与步S12相似的方式混入声系统SS的右扬声器。
步S20的操作不同于步S19的操作，在于右基音混合数据MIXR由选择器11从存储器RAM1读出。
因此，运算器ALU1把按照参数uPAN已在右电平中作控制的噪声波形数据TRu与右基音混合数据MIXR相加。运算器ALU1的相加结果在通过延迟电路15、17、18、19、24用一个与四个时钟脉冲相对应的延迟时间延迟之后，通过输出控制器20传到存储器RAM1，以待在下一通道的步S4的定时里存入其用于右基音混合数据MIXR的存储区(参见图9项(e))。
左与右基音混合数据MIXL与MIXR的各自值每次修改共振峰声波形数据的一个抽样数据值，并且所有通道的噪声波形数据相加。
虽然已经叙述如上，通过把第一与第二组共振峰声波形数据相加得到的合成共振峰声波形数据是存入存储器RAM4的用于波形数据TR2的存储区，但是像上述修改那样，在只有第二组共振峰声波形数据存入用于共振峰声波形数据的存储区情况下，在三个波形TR1、TR2及TRu已经分别作用于扫调的电平控制之后，该数据可以相加。
在图14的组合功能方块图中，图9的步S11、S12、S19及S20的操作与数字混合器14&ALU1&RAM1(S11，S12，S19，S20)的通路相对应，这里选择器SEL2与有选择地从寄存器RAM4(S17，S20，S1)，即第四数字信号处理器DSP4读出波形数据TR2，并且把读出的数据送到第一数字信号处理器DSP1以作混合操作的功能相对应。
如至此所述，基音波形数据(左与右基音混合数据MIXL与MIXR)按照共振峰声合成方法通过合作数字信号处理器DSP1至DSP4准备，并且然后存入第一数字信号处理器DSP1的存储器RAM1。这样准备的基音波形数据(MIXL与MIXR)然后在预定定时从第一数字信号处理器DSP1读出，并且通过数据总线DBUS及接口DIF送到数字—模拟转换器DAC。
——数字信号处理器DSP1有关频率调制合成的操作——现在，将就当基音波形合成是按照频率调制合成方法通过配合数字信号处理器DSP1至DSP4进行时所执行的典型操作作一说明。然而，这里将不叙述第二与第三数字信号处理器DSP2与DSP3的这样操作，因为它们以上述共振峰声合成方法相同的微程序运行。同样在以下叙述中，假定使用两个操作元件作为频率调制波形操作元件，这两个元件将称作第一与第二频率调制操作机构OP1与OP2。
例如，在一个频率调制操作算法中，第一频率调制操作机构OP1产生一个调制波形信号，而第二频率调制操作机构OP2执行具有调制信号的载波信号的频率调制操作，以及根据调制结果产生一个调制波形信号的操作。虽然这些词的意思不应当成那么严格，为了叙述方便，由第一频率调制操作机构OP1产生的波形将称作调制波，以及由第二频率调制操作结构OP2产生的波形将称作载波；换句话说，在另一频率调制操作算法中，一个频率调制操作机构的输出可能有时不调制另一频率调制操作机构的输出，或者一个频率操作机构的输出波形数据可能有时调制同一频率调制操作机构的相位。在某些情况下，由第一频率调制操作机构OP1产生的波形可能用第二频率调制操作机构的输出波形调制相位。
通常，第一数字信号处理器DSP1执行用第一与第二频率调制操作机构OP1与OP2产生相位数据的操作，以及第四数字信号处理器DSP4执行根据频率调制操作机构OP1产生的相位数据，以产生调制波波形且调制载波相位，以及根据调制的相位数据产生一个波形的操作。
待执行的频率调制操作算法由上述基音合成算法参数指示。例如，如果参数ALG不是值“0”，它指示基音合成操作将按照频率调制合成方法执行，以便根据参数ALG的电流值(“1”或“2”)选择一个预定频率调制操作算法。在以下例子中，所有频率调制操作算法可以使用频率调制合成的公共微程序以这样方式实现，即单个频率调制操作算法能通过只是改变在预定步用于操作中的数据而实现。
图15说明在第一数字信号处理器DSP1中在不同微程序步所执行的典型操作。信号处理器DSP1如图9例子那样，执行“相位操作”及“混合操作”，并且因为图15的操作参考前述图9的共振峰声合成方法的叙述将会清晰理解，这样操作这里将不作详细叙述，以避免不必要的重复。此外，第一数字信号处理器DSP1根据图15的微程序所执行的功能通常与图10所示功能相对应。但是，应当知道，在对应电路元件末端括弧中附注的步号与图9的程序相对应，并且不必要与图15的程序相对应。
在图15中，步S0、S3及S6引导控制，以改变音频数，以便准备一个频率数，即用于第一频率调制操作机构OP1的调制波形频率数。步S9引导累加在步S0至S6为第一频率调制操作机构OP1得到的频率数，以便准备用于操作机构OP1的顺序相位数据PGf1(即调制波相位数据)。
此外，步S2、S5及S8改变基于音频数FNUM的频率数，以便准备一个频率数，即用于第二频率调制操作机构OP2的载波频率数。步S16累加在步S2至S8为第二频率调制操作机构OP2得到的频率数，以便准备用于频率调制操作机构OP2的顺序相位数据(即载波相位数据)PGf2。虽然它们内容不同，为了叙述方便，用于第一与第二频率调制操作机构OP1与OP2的相位数据PGf1与PGf2用与中心频率相位数据PGf1与PGf2相同的参考字符表示。
除了上述步之外，图15“相位操作”中的步过程通常与图9步过程相同(虽然用于准备频率调制合成所不必要的数据有几步，但是结果没有用于频率调制合成，并且因此不会包含重要问题)。“混合操作”中的步过程通常亦与图9的步过程相同。
因此，如下将详细叙述步S0、S3及S6的操作，根据步S0、S3及S6的结果在步S9的操作，在步S2、S5及S8的操作，以及根据步S2、S5及S8的结果在步S16的操作。
(1)数字信号处理器DSP1在步S0、S3及S6的操作在图15中，步S0、S3及S6执行控制，以按照完全与图9步S0、S3及S6相同的过程改变音频数FNUM。当然这些步产生的数据完全与共振峰声合成对应步所准备的数据不同，因为它们使用完全不同的数据。换句话说，虽然图15的步S0、S3及S6执行与图9步S0、S3及S6完全相同的过程，以根据音频数FNUM改变一个频率数，但是它们产生一个用于第一频率调制操作机构OP1的频率数，即基于音频数FNUM的调制波频率数。
首先，在步S0，执行控制以按照冲滑数据AG来改变表示待产生音的基音的音频数FNUM。如前述情况那样，根据通道同步标志RBP的值执行“通道同步操作”(也就是说，使用FNUMn或FNUMn-1作为音频数FNUM)。
如图9所示，下一步S3执行操作，以用图5的对数/线性转换器和移位器14把所改变的音频数FNUM转换成一个反对数值。转换结果在步S6通过图5的输出控制器20输出以存入寄存器REG1，并且然后直接以数据#REG1送到选择器10与11。
这样，在步S6，在步S3转换成反对数值的音频数FNUM以数据#REG1送到选择器10与11，由此以待选择，并且所选择的数据分别施加到运算器ALU1的A输入端与B输入端。并且，在这个步S6，频率乘积参数MULT1通过选择器22施加到控制器23。因此，根据参数MULT1在控制器23控制之下，对数/线性转换器和移相器14与16用一个预定位置数执行移位以及正/负号变换。如先前所述，这是为了执行除2以外的，比如三、五、六或七的可选乘积系数的算术运算。
这样，用参数MULT1指示的一个系数通过增加音频而确定的一个频率的频率数数据以调制波频率数产生。增加到与期望乘数相对应的一个值的调制波频率数数据通过延迟电路15、17、18及19，用一个与三个时钟脉冲相对应的总延迟时间延迟，并且然后在后文将作详细叙述的后续步S9的定时里，通过输出控制器20写入寄存器REG1。
步S0、S3及S6的操作与图10组合功能方块图中从颤音数据发生器12a(S0)开始至运算器ALU1(S6)的通路相对应。
(2)数字信号处理器DSP1在步S9的操作如图15项(a)及项(b)所示，在步S9，数据#REG1设置送到运算器ALU1的A输入端，并且调制波相位数据PGf1的当前值(即最新累加值)设置送到运算器ALU1的B输入端。
更具体地说，在图5的例子中，在步S6得到的音频数数据在步S6之后三个时钟脉冲，在这个步S9存入寄存器REG1(参见图15项(d))，并且然后直接以数据#REG1从寄存器REG1输出。选择器1 0选择数据#REG1，这个数据然后由此通过对数/线性转换器和移位器14不作处理，并且然后通过延迟电路15送到运算器ALU1的A输入端。其间，在这个步S9，当前通道的调制波相位数据PGf1的当前值(即最新累加值)从存储器RAM1读出，并且然后以数据#RAM1送到选择器11。使得选择器11选择读出的数据#RAM1。由选择器11选择的调制波相位数据PGf1然后由此通过对数/线性转换器和移位器16不作处理，并且通过延迟电路17送到运算器ALU1的B输入端。
因此，调制波频率数由运算器ALU1加到调制波相位数据PGf1的当前值，以便调制波相位数据PGf1的值增加一个与调制波频率数相对应的值。运算器ALU1的相加结果在通过延迟电路15、17、18、19及24用一个与四个时钟脉冲相对应的总延迟时间延迟之后，在后文将作叙述的后续步S13的定时里，通过输出控制器20存入存储器RAM1的用于当前通道的调制波相位数据PGf1的存储区。
在图10的组合功能方块图中，这个步S9的方块图与以运算器ALU1(S6)开始通过选择器SEL1至相位发生器ALU1&RAM1(S13，S16)的通路中用于产生相位数据PGf1的部分相对应。选择器SEL1具有选择功能，以选择并使得运算器ALU1(S6)的输出在相位发生器ALU1&RAM1(S13，S16)中累加。
(3)数字信号处理器DSP1在步S2、S5及S8的操作在图15中，步S2、S5及S8执行控制，以按照完全与上述步S0、S3及S6相同的过程改变音频数FNUM。这些步所产生的数据完全与步S0、S3及S6准备的数据不同，因为它们使用全然不同的数据。换句话说，虽然图15的步S2、S5及S8执行与步S0、S3及S6完全相同的过程，以根据音频数FNUM改变频率数，但是产生一个用于第二频率调制操作机构OP2的频率数，即载波频率数，作为一个改变的音频数FNUM。
首先，与步S0及S3类似，在步S2及S5，执行控制以按照冲滑数据AG来改变指示待产生音的基音的音频数FNUM。
在步S8，在步S5转换成一个反对数的音频数FNUM以数据#REG1送到选择器10及11，由此以待选择，并且所选择的数据以步S6类似的方式，分别施加到运算器ALU1的A输入端与B输入端。并且，在这个步S8，频率倍增参数MULT2通过选择器22施加到控制器23。因此，在控制器23根据参数MUL2的控制之下，对数/线性转换器和移位器14及16用预定位置数执行移位以及正/负号倒换。如先前所述，这是为了执行可选倍增因子，除2之外，比如三、五、六或七的算术运算。
这样，由参数MULT2通过增加音的音频数所确定的频率的频率数数据以载波频率数产生。增加到与期望倍增相对应值的载波频率数数据通过延迟电路15、17、18及19，用一个与三个时钟脉冲相对应的总延迟时间延迟，并且然后在后文将作叙述的后续步S11的定时里，通过输出控制器20写入寄存器REG1(参见图15的项(d))。
步S2、S5及S8的操作与图10组合功能方块图中以颤音数据发生器12a(S0)开始至运算器ALU1的通路相对应。
(4)数字信号处理器DSP1在步S16的操作如图15项(a)及项(b)所示，在步S16，数据#REG1设置送到运算器ALU1的A输入端，以及载波相位数据PGf2的当前值(即最新累加值)设置送到运算器ALU1的B输入端。
更具体地说，在图5的例子中，在步S11存入寄存器REG1的载波频率数数据以数据#REG1从寄存器REG1输出，以送到选择器10，使选择器10在步16选择数据#REG1。由选择器10选择的数据#REG1由此通过对数/线性转换器和移位器14不作处理，并且然后通过延迟电路15送到运算器ALU1的A输入端。其间，在这个步S16，当前通道的载波相位数据PGf2的当前值(即最新累加值)从存储器RAM1读出，并且然后以数据#RAM1送到选择器11。使得选择器11选择读出的数据#RAM1。由选择器11选择的载波相位数据PGf2然后通过对数/线性转换器和移位器16，由此不作处理，并且通过延迟电路17送到运算器ALU1的B输入端。
因此，载波频率数由运算器ALU1加到载波相位数据的当前值，以便载波相位数据PGf2的值增加一个与载波频率数相对应的值。运算器ALU1的相加结果在通过延迟电路15、17、18、19及24用一个与四个时钟脉冲相对应的总延迟时间延迟之后，在后文将作叙述的后续步S20的定时里，通过输出控制器20存入存储器RAM1的用于当前通道的载波相位数据PGf2的存储区。
在图10的组合功能方块图中，这个步S16的功能块与以运算器ALU1(S6)开始通过选择器SEL1至相位发生器ALU1&RAM1(S3，S16)的通路中用于产生相位数据PGf2的部分相对应。
(5)数字信号处理器DSP1在步S4及S7的操作图15的步S4及S7与图9的对应步相同，这里执行操作以准备与用于噪声共振峰的中心频率相对应的相位数据PGu。同样在频率调制方式中，有可能合成一个噪声共振峰声，即噪声波形数据TRu。如上述方式类似，用于噪声的相位数据PGu在步S11存入存储器RAM1用于相位数据PGu的存储区，并且然后在数字信号处理器DSP4中用于噪声共振峰声合成。
在图10的组合功能方块图中，步S4及S7的操作与以调制数据发生器12g(S4)开始至相位发生器ALU1&RAM1(S7)的通路相对应。
(6)数字信号处理器DSP1在步S11、S12、S19及S20的操作图15的在步S11、S12、S19及S20基本上与图9的对应步相同，这里存储在存储器RAM1的单个通道的波形数据TR1、TR2、TRu由根据扫调参数PAN、uPAN的左与右电平控制数据倍增，并且结果左控制的所有通道的波形数据相加，以通过左与右混合数据MIXL与MIXR。
如先前例子那样，在步S11、S12、S19及S20的“混合操作”与图14组合功能方块图中数字混合器ALU1&RAM1(S11，S12，S19，S20)的通路相对应。
(7)数字信号处理器DSP1在其它步的操作在图15步S11、S12、S19及S20由运算器ALU1中心的操作基本上与图9对应步的操作相同，它们通常涉及相位数据PGp1，PGp2，PGw1，PGw2的算术运算。然而，这样的操作在频率调制合成中无意义，因为在频率调制合成中不使用这样的相位。为了编程简单，在本实施例中用于频率调制合成的程序部分地覆叠用于共振峰声合成的程序，并且因此可以使用完全没有这些操作的频率调制合成程序。
图15步S17的操作与图9步S17的操作不同，在于步S13的结果因为下述原因存入了存储器RAM1的用于相位数据PGp1的存储区。换句话说，因为如上所述，运算器ALU1在步S13的算术运算在频率调制合成中无意义，所以如果运算器ALU1的操作结果如图9步S17那样写入用于数据PGf1的存储区，就将不希望地破坏在步S13写入用于相位数据PGf1的存储区的正确调制波相位数据PGf1。因此，在图15的步S17，步S13的结果存入存储器RAM1的用于相位数据PGp1的存储区，它实际上没有用于频率调制合成，以便避免这样的不利。也就是说，虽然部分用于共振峰声合成过程的程序对特定步保持不删除，这里它对频率调制合成过程没有显著不利的影响，但是某些有时可能会对频率调制合成过程有不利影响的部分在这个步重新写成另一无意义的操作。
图16说明了第四数字信号处理器DSP4中在不同微程序步执行的典型操作。这个数字信号处理器DSP4执行如图13例子那样的“波形产生操作”，并且因为通过参考前述图13的共振峰声合成方法，将会清楚地理解图16的操作，所以这里将不详细叙述这样的操作，以避免不必要的重复。此外，由数字信号处理器DSP4根据图16的程序执行的功能一般如图14所示功能相对应。但是，应当理解，在对应电路元件末端括弧中附注的步号与图13的程序相对应，并且不必要与图13的程序相对应。在图14中，用具有符号“FM”的步号表示了仅与图16的频率调制合成步相对应的各个功能块。
在图16中，步S0、S4、S5、S9、S11及S14主要执行第一频率调制操作机构OP1中包括自反馈频率调制操作的波形产生操作，以及步S10、S14、S15、S19、S20、S1及S4主要执行第二频率调制操作机构OP2中包括频率调制的频率调制合成的波形产生操作。此外，步S13、S16、S18及S2如图13例子那样，执行准备噪声共振峰声波形数据的操作。如本技术中所周知，自反馈频率调制操作是响应特定输入相位数据而产生的，把波形数据送回到相位输入端以便调制输入相位数据的操作。这个实施例设计成在频率调制操作机构OP1中执行自反馈频率调制操作。
(1)数字信号处理器DSP4在步S0及S4的操作在步S0，执行操作以在第一频率调制操作机构OP1中产生波形数据。
如图16项(a)及项(b)所示，在这个步S0，第一频率调制操作机构OP1调制波频率相位数据PGf1(调制波数据)设置送到运算器ALU4的A输入端，而反馈波形数据FR设置送到运算器ALU4的B输入端。
更具体地说，用于当前通道的第一频率调制操作机构OP1的相位数据PGf1在预定定时从图5存储器RAM1读出。读出的数据PGf1以数据#RAM1送到数据总线DBUS，通过数据总线DBUS它输入图7的第四数字信号处理器DSP4。然后，数据#RAM1通过调和声发生器52送到选择器50，由此以待选择。其间，当前通道的反馈波形数据FR从图7的存储器RAM4读出，并且以数据#RAM4送到选择器51，由此以待选择。如用于自反馈频率调制操作的反馈波形数据FR那样，存储器RAM4有一个在第一频率调制操作机构OP1中产生的用于存储波形数据的存储区。通常，在频率调制合成方式中，不使用调和声发生器52，以便数据#RAM1通过选择器50不由发生器52处理。
因此，运算器ALU4把反馈波形数据FR与第一频率调制操作机构OP1的相位数据PGf1相加。这样，用于频率调制操作机构OP1波形产生的相位数据PGf1用相同频率调制操作机构OP1中以自反馈方式产生的波形调制。
选择器64响应上述在步S0的操作，选择送到β输入端的数据。这样，运算器ALU4的操作结果通过延迟电路55、上溢/下溢控制器56、波形移位器61、对数/正弦表62以及延迟电路63，从选择器64输出。如先前所述，波形移位器60根据参数WF1，对特定相位部分执行相位值改变过程。在这个步S0提供的参数WF1是准备用于第一频率调制操作机构的参数。此外，对数/正弦表62按照如上所述已经以自反馈方式调制，并且经历了必要的相位值转换的用于频率调制操作机构OP1的相位数据PGf1，以对数值读出正弦波形数据。
以上述方式，步S0在第一频率调制操作机构OP1中执行自反馈频率调制操作及波形数据产生过程。
在选择器64的β输入端选择的第一频率调制操作机构OP1的对数波形数据(即调制波形数据)通过移位器和对数/正弦转换器65，由此不作处理，并且在通过延迟电路53、55、61、63用一个与四个时钟脉冲相对应的总延迟时间延迟之后，在步S4的定时写入寄存器REG4(参见图16项(d))。
当然，在某些频率调制操作算法中无自反馈频率调制操作。在这样情况下，在步S0执行控制，以不从存储器RAM4中读出反馈波形数据FR，或者使选择器51无数据选择。因此，运算器ALU4输出第一频率调制操作机构OP1的相位数据PGf1而不处理数据PGf1，以便没有经历自反馈频率调制操作的波形数据从对数/正弦表62读出。
(2)数字信号处理器DSP4在步S5的操作在步S5，执行算术运算，以控制频率调制操作机构OP1输出的波形数据的振幅电平。
如图16项(a)及项(b)所示，在这个步S5，振幅电平数据LVL1设置送到运算器ALU4的A输入端，而数据#REG4设置送到运算器ALU4的B输入端。
更具体地说，设置第一频率调制操作机构OP1的一个振幅电平的振幅电平数据LVL1从第二数字信号处理器DSP2的存储器RAM2读出。读出的电平数据LVL1以数据#RAM2送到数据总线DBUS，通过数据总线DBUS它输入图7的第四数字信号处理器DSP4，并且然后送到选择器50。选择器50选择这个数据#RAM2，即振幅电平数据LVL1。其间，在步S4存入寄存器REG4的从频率调制操作机构OP1输出的波形数据的对数值以数据#RAM4从那里读出，以由选择器51选择。
因此，运算器ALU4把频率调制操作机构OP1输出的波形数据的对数值与振幅电平数据LVL1相加一起。从反对数观点来看，这等同于用振幅电平数据LVL1乘以从第一频率调制操作机构OP1输出的波形数据。振幅电平数据LVL1包括时间变化包络数据，并且这里由第一频率调制输出的波形数据是调制波数据，电平数据LVL1起一个用于调制波信号的振幅控制系数的作用，即起一个调制标度的作用。
图7的选择器64响应步S5的上述操作，选择送到α输入端的数据。这样，运算器ALU4的操作结果通过延迟电路57施加到对数/线性转换器58，以转换成一个反对数值，并且然后通过延迟电路59从选择器64输出。
已经经历振幅电平控制并从选择器64输出的第一操作机构OP1的反对数波形数据在通过延迟电路53、55、57、59用一个与四个时钟脉冲相对应的总延迟时间延迟之后，通过移位器和对数/线性转换器65，由此不作处理，并且然后在步S9的定时里写入寄存器REG4(参见图16的项(d))。该反对数波形数据然后进一步通过延迟电路67用一个时钟脉冲时间延迟，并且在步S10的定时里写入存储器RAM4的用于当前通道波形数据TR1的存储区(参见图16项(e))。在步S10的定时里在存储器RAM4的预定存储区中这样存储的波形数据与当前通道的操作机构OP1中产生的波形数据相对应。
(3)数字信号处理器DSP4在步S9、S11及S14的操作在这些步S9、S11及S14，执行操作，以控制第一频率调制操作机构OP1的自反馈电平，以及还防止由自反馈引起的摆动(或振荡)。
首先，在步S9，在存储器RAM4的预定存储区中存储的波形数据TR1(与先前抽样周期中产生的波形数据相对应)从那里读出，并且以数据#RAM4送到选择器51，由此以待选择。选择器50无数据选择。结果，在先前抽样周期中产生的波形数据TR1通过延迟电路54送到运算器ALU4，以通过那里不作处理。然后，数据TR1通过延迟电路55及上溢/下溢控制器56，并且在步9之后两个时钟脉冲，在步S11的定时里以数据#4输出(参见图16项(c))。
在步S11，在先前抽样周期中产生并以数据#4输出的第一频率调制操作机构OP1的波形数据TR1送到选择器50，由此以待选择。并且，在当前抽样周期中产生并通过步S9的操作存入寄存器REG4的第一频率调制操作机构OP1的波形数据TR1，以数据#REG4送到选择器51，由此以待选择。因此，在当前及先前抽样周期中产生的第一频率调制操作机构OP1的波形数据TR1由运算器ALU4相加一起。把当前及先前抽样周期中产生的第一频率调制操作机构OP1的波形数据相加一起的理由是为了防止由自反馈引起的摆动(或振荡)。
响应步S11的上述操作，图7的选择器64选择送到γ输入端的数据，并且按照反馈电平指示参数FBL从控制器66产生一个反馈电平控制系数。因此，移位器和对数/线性转换器65用一个与产生的反馈电平控制系数相对应的量，下移送给的数据一位，并且然后因为摆动防止加法，下移送给的数据另一位，以便执行平均计算(1/2计算)。这样，运算器ALU4的计算结果通过延迟电路55及上溢/下溢控制器56，直接从选择器64输出，并且平均计算及反馈电平控制操作在移位器和对数/线性转换器65中由下移操作执行。
从移位器和对数/线性转换器65结果输出的数据通过延迟电路67送到存储器RAM4，以存入其中，并且然后在通过延迟电路53、54、55、67用一个与三个时钟脉冲相对应的总延迟时间延迟之后，在步S14的定时里存入存储器RAM4的用于当前通道反馈波形数据FR的存储区(参见图6项(e))。
在图14的组合功能方块图中，步S0、S4、S5、S9、S11及S14在第一频率调制操作机构OP1中为产生波形数据TR1及反馈波形数据FR的上述操作，与沿相位数据PGf1送到传给52(S0，S10)的噪声，以及然后以波形数据TR1存入寄存器RAM4(S7)的通路，以及与沿波形数据TR1由反馈电平控制器和寄存器65&RAM4(S9FM，S11FM)以反馈电平控制的通路相对应。既然是这样，选择器SEL2与从反馈电平控制器和寄存器65&RAM4(S9FM，S11FM)，即存储器RAM4，读出反馈波形数据FR，以及把读出的数据供给加法器ALU4(S0，S10)的功能相对应。
(4)数字信号处理器DSP4在步S10的操作在步S10，执行操作，以在第二频率调制操作机构OP2中产生波形数据。
如图16项(a)及项(b)所示，在这个步S10，第一操作机构OP1的相位数据PGf2(载波相位数据)设置送到运算器ALU4的A输入端，而波形数据TR1(调制波形数据)设置送到运算器ALU4的B输入端。
更具体地说，用于当前通道的第二操作机构OP2的相位数据PGf2在预定定时里从图5的存储器RAM1读出。读出的相位数据PGf2以数据#RAM1送到数据总线DBUS，通过数据总线DBUS它输入图7的第四数字信号处理器DSP4。然后，数据#RAM1通过调和声发生器52送到选择器50，由此以待选择。其间，用于当前通道的操作机构OP1的波形数据TR 1从图7的存储器RAM4读出，并且以数据#RAM4送到选择器51，由此由此以待选择。因此，运算器ALU4把第一频率调制操作机构OP1的波形数据TR1(调制波波形数据)与第二频率调制操作机构OP2的相位数据PGf2相加，由此执行频率调制操作。
选择器64响应上述步S10的操作，选择送到β输入端的数据。这样，运算器ALU4的操作结果通过延迟电路55、上溢/下溢控制器56、波形移位器61、对数/正弦表62以及延迟电路63，从选择器64输出。如先前所述，波形移位器60根据参数WF2对特定相位部分执行相位值改变过程。在这个步S10供给的参数WF2是用于准备第二频率调制操作机构OP2的参数。此外，对数/正弦表62按照如上所述已经作过频率调制及经历必要的相位值转换的用于操作机构OP2的相位值PGf2，以对数值读出正弦波形数据。
以上述方式，步S10在第二频率调制操作机构OP2中执行频率调制操作及波形产生过程。
在选择器65的β输入端选择的第二频率调制操作机构OP2的对数波形数据(即频率调制合成的波形数据)通过移位器和对数/线性转换器65，由此不作处理，并且在通过延迟电路53、55、61、63用一个与四个时钟脉冲相对应的总延迟时间延迟之后，在步S14的定时里写入寄存器REG4(图16项(d))。
当然，在某些频率调制操作算法中无频率调制操作执行。在这样情况下，在步S10执行控制，以不从存储器RAM4读出波形数据TR1，或者使选择器51无数据选择。因此，运算器ALU4输出第二频率调制操作机构OP2的相位数据PGf2，并不对数据PGf2处理，以便已经经历频率调制操作的波形数据从对数/执行表中读出。
(5)数字信号处理器DSP4在步S15的操作在步S15，执行算术运算，以如步S5类似方式，控制第二频率调制操作机构OP2中产生的波形的振幅电平。
除了在步S15，设置第二频率调制操作机构OP2的振幅电平的振幅电平数据LVL2是从第二数字信号处理器DSP2的存储器RAM2读出，并且是由选择器50以数据#RAM2选择，以送到运算器ALU4的A输入端，而在步S14存入寄存器REG4的从第二频率调制操作机构OP2产生的波形数据的对数值是由选择器51以数据#REG4选择，以送到运算器ALU4的B输入端之外，在步S15采取的过程通常与步S14采取的过程相同。
因此，运算器ALU4把第二频率调制操作机构OP2产生的波形数据的对数值(频率调制合成的波形数据)与振幅电平数据LVL2相加一起。从反对数观点来看，这等同于由振幅电平数据LVL2乘以第二频率调制操作机构OP2所产生的波形数据。振幅电平数据LVL2包括时间变化包络数据，并且起音量电平设置数据的功能，以设置第二频率调制操作机构OP2产生的波形数据的输出音量。
图7的选择器64响应步S15的上述操作，选择送到α输入端的数据。这样，运算器ALU4的操作结果施加到对数/线性转换器58，以转换成一个反对数值，这个反对数值然后从选择器64输出。
已经经历振幅电平控制并从选择器64输出的第二频率调制操作结果OP2的反对数波形数据，在通过延迟电路53、55、57、59用一个与四个时钟脉冲相对应的总延迟时间延迟之后，通过移位器和对数/线性转换器65，由此不作处理，并且然后在步S19的定时里写入寄存器REG4(参见图16项(d))。已经存入寄存器REG4的具有一个控制振幅电平的第二频率调制操作机构的波形数据所产生的反对数(频率调制合成的波形数据)，在如后文将作叙述的步S15之后三个时钟脉冲，在用于下一通道的步S1时经历算术运算，并且在步S0之后另外三个时钟脉冲，在步S4存入存储器RAM4的用于当前通道波形数据TR2的存储区(参见图16项(c)及项(e))。
(6)数字信号处理器DSP4在步S20、S1及S4的操作首先，在步S20，在选择了特定频率调制操作算法条件下，第一频率调制操作机构OP1的波形数据TR1从存储器RAM4的用于当前通道数据TR1的预定存储区读出，并且以数据#RAM4送到选择器51，由此以待选择。无数据送到运算器ALU1的A输入端。因此，操作机构OP1的波形数据TR1通过延迟电路54送到运算器ALU4，以通过那里不作处理。然后，数据TR1通过延迟电路55及上溢/下溢控制器56，并且在步20之后两个时钟脉冲，在下一通道的定时里以数据#4读出(参见图16项(c))。
在下一通道的步S1，如图16项(a)及项(b)所示，选择数据#4(即第一频率调制操作机构OP1的波形数据TR1)，以送到运算器ALU4的A输入端，并且选择数据#REG4(即具有一个控制振幅电平并在步S19定时里存入寄存器REG4中的第二频率调制操作机构OP2的反对数产生的波形数据)，以送到运算器ALU4的B输入端。因此，运算器ALU4把第一频率调制操作机构OP1的波形数据TR1与第二频率调制操作机构OP2的波形数据相加。
响应步S1的上述操作，图7的选择器64选择送到γ输入端的数据。因此，运算器ALU4的操作结果通过延迟电路55及上溢/下溢控制器56从选择器64输出，通过移位器和对数/线性转换器65不作处理，以及然后通过延迟电路67送到运算器ALU4。因此，从步S1的操作得到的运算器ALU4的操作结果，在通过延迟电路53、54、55、67用一个与三个时钟脉冲相对应的总延迟时间延迟之后，在步S4的定时里，存入存储器RAM4的用于当前通道波形数据TR2的存储区(参见图6项(e))。
从另一方面来说，如果无特定频率调制操作算法选择，则执行控制，以不从存储器RAM4读出第一频率调制操作机构OP1的波形数据TR1，或者使选择器51中无数据选择。因此在步S1，运算器ALU4输出第二频率调制操作机构OP2的产生波形数据而不改变波形数据，这个数据然后在步S4的定时里存入存储器RAM4的用于当前通道波形数据TR2的存储区。
结果，这样存储在存储器RAM4的预定存储区中的波形数据TR2将用作频率调制合成音信号的波形数据。
在图14的组合功能方块图中，上述步S10、S14、S15、S19、S20、S1及S4在第二频率调制操作机构OP2中以产生频率调制合成波形数据的操作，与沿相位数据PGf2送到传给52(S0，S10)的噪声的通路相对应，并且然后以波形数据TR2存入寄存器ALU4&RAM4(S17，S20，S1)。既然是这样，选择器SEL2与从寄存器RAM4(S7)，即存储器RAM4，读出波形数据TR1，以及把读出的数据供给加法器ALU4(S0，S10)的功能相对应。
(7)数字信号处理器DSP4在其它步的操作图16的步S13、S18及S2与图13的相同号的步类似，执行操作，以准备噪声共振峰声波形数据，以把当前通道的噪声波形数据TRu存入存储器RAM4的预定存储区。然而，虽然图16的步S2及S12涉及如图13对应步那样的窗相位数据PGw1及PGw2的操作，但是这些操作在频率调制合成中无意义，因为在频率调制合成中不使用相位数据。因为在本实施例中只是为了编程简单，用于频率调制合成的程序部分地与用于共振峰声合成的程序覆叠，并且可以使用完全没有这些步操作的频率调制合成程序。
已经在上述频率调制合成操作中在第四数字信号处理器DSP4中准备，并存入其存储器RAM4的所有通道的波形数据TR2及TRu(以及在需要时还有TR1)，从存储器RAM4读出，并且通过数据总线DBUS传到第一数字信号处理器DSP1。其后，通过上述在数字信号处理器DSP1中执行的步S11、S12、S19及S20的操作，在根据扫调参数PAN及uPAN经历了左/右电平控制之后，所有通道的音波形数据相加起来，并且然后以左与右音混合数据MIXL与MIXR输出。左与右音混合数据MIXL与MIXR然后由数字—模拟转换器DAC处理，以最终供给声系统。
作为参考，图20表示了通过上述数字信号处理器DSP1至DSP2的合作执行的第一与第二频率调制操作机构OP1与OP2的功能，以及图21A与21B以方块图表示典型频率调制操作算法。
在图2 0中，响应音频数FNUM用于产生调制或载波相位数据PGf1或PGf2的功能如先前所述那样，由第一数字信号处理器DSP1实现。包括用反馈波形数据FR调制相位数据PGf1或PGf2，或调制波形数据TR1的加法器AD，以及用振幅电平数据LVL1或LVL2乘以读出的波形数据的乘法器MUL的部分功能，如先前所述，是由第四数字信号处理器DSP4实现。此外，用于产生振幅电平数据LVL1或LVL2的包络发生器EG的功能是由第二数字信号处理器DSP2实现。
图21A表示一个当音合成算法参数ALG为值“1”所指示的频率调制操作算法。按照这个频率调制操作算法，第一频率调制操作机构OP1执行自反馈频率调制操作，以及第二频率频率调制操作机构OP2的相位数据PGf2如调制波波形数据那样，用操作产生的波形数据TR1作相位调制，以便频率调制合成波形数据以频率调制操作机构OP2的产生波形数据TR2输出。为此，在图16的步S0，反馈波形数据FR送到运算器ALU4的B输入端，以便使第一频率调制操作机构OP1执行自反馈频率调制操作；在步S10，波形数据TR1送到运算器ALU4的B输入端，以便使第二频率调制操作机构OP2把波形数据TR1与相位数据PGf2相加；在步20，波形数据TR1不送到运算器ALU4的B输入端，以便在后续步S1实际上不执行波形数据TR1与TR2的相加。
相反，图21B表示当音合成算法参数ALG为值“2”时所指示的频率调制操作算法。按照这个频率调制操作算法，第一频率调制操作机构OP1执行自反馈频率调制操作，而第二频率调制操作机构OP2把两个产生的波形数据TR1与TR2相加一起，以输出没有执行频率调制操作的数据的和。为此，在图16的步S0，反馈波形数据FR送到运算器ALU4的B输入端，以便使第一频率调制操作机构OP1执行自反馈频率调制操作；在步S10，波形数据TR1不送到运算器ALU4的B输入端，以便第二频率调制操作机构OP2不执行相位数据PGf2的调制；以及在步S20，波形数据TR1送到运算器ALU4的B输入端，以便在后续步S1实际上执行波形数据TR1与TR2的相加。
在图2A与2B中，噪声共振峰声产生部分NFG与数字信号处理器DSP3及DSP4中产生噪声波形数据TRu的功能相对应。此外，把噪声波形数据TRu与频率调制合成的音波形数据相加的操作与第一数字信号处理器DSP1的“混合操作”相对应。当然，可以有选择地确定是否把噪声波形数据TRu相加。
应当显而易见，在不违反本发明精神前提下，可以按任何希望的方式实现除以上所述以外的任何其它频率调制操作算法。
如迄今连同说明的实施例所述，该数字信号处理装置通过配合多个数字信号处理器DSP1至DSP4执行音波形合成操作。
虽然在上述实施例中，用于合成数字音波形的不同操作及过程分配给四个数字信号处理器，但是可以把它们分配给除四个以外的任何多个数目的数字信号处理器，并且由这些数字信号处理器执行。此外，虽然在上述实施例中，用于合成数字音波形的不同操作及过程分类成五个主要组“相位操作”；“包络操作”；“噪声操作”；“波形产生操作”；以及“混合操作”，但是它们可以分类成其它适当组。也就是说，虽然在上述实施例中，不同操作及过程分类成五个主要组，并且分配给四个数字信号处理器DSP1至DSP4，但是把操作及过程分类的方式，以及待使用的数字信号处理器的数目，可以根据要实现的音处理的类型、音产生通道的数目、数字信号处理器的性能等等，有选择地确定。例如，如果音产生通道的数目增加，与不同通道组相一致，可以设置多个执行同样操作的附加数字信号处理器。
此外，数字信号处理器可以按这样方式安排，即在本发明的一个系统中待结合的数字信号处理器的数目可以如用户所希望的那样增加或减少。例如，可以扩展图1的参数总线PBUS与数据总线DBUS，以便能加入任何必要数目的数字信号处理器。在这样情况下，亦可以提供用于执行参数供给控制的附加控制处理器(CPU)及存储器、附加输入/输出接口等等，以满足附加算术运算功能及音产生通道。
而且，虽然上述实施例可以使用共振峰声合成方法及频率调制合成方法两者，以用于合成音，以及设计成在数字信号处理器中存储各自的微程序，但是可以用各种各样方式改进数字信号处理装置；例如，可以存储不是以上所述的用于一个或多个音合成方法的微程序。
此外，本发明不局限于用于合成数字音波形的不同操作及处理由多个数字信号处理器分配并执行的应用。用于传给各种基音效果，比如混响、合唱及基音改变的功能可以分配给数字信号处理器，以便通过合作处理器来影响传给各种基音效果及声响效果。在这样情况下，待处理的数字音信号或声信号引入数字信号处理部分，并且当然有可能与效果传给过程相结合，执行数字音波形合成过程。此外，本发明的原理也可用到合成或处理人口声或诸如此类声的装置，以及合成或处理效果声，比如用于视频游戏、视频/声频软件或诸如此类的模仿声的装置。实际上，本发明可以应用于所有类型的声信号合成与/或处理。
而且，微程序可以按任何希望方式存入单个数字信号处理器DSP1至DSP4的各自微程序供给部分5(图5)中。例如，所有必要的微程序可以取门阵列形式固定地预先存储，以便响应一个指示的音合成算法有选择地读出希望的一个预存微程序，或者在微计算机部分COM控制之下，有选择地加以改进。在待存储的微程序的内容由选择地重写情况下，微程序不必要对所有步都重写，只是必要程序部分可以按这样方式重写，即如上所述，对共振峰声合成方法及频率调制声合成方法公共的程序部分，或可以忽视的程序部分，保持不变。因为在微计算机部分COM中准备用于重写的微程序数据不必须是所有步的数据，所以这样能有效地减小程序重写所必要的时间，并且还能有效地节省存储空间。
此外，虽然在各个数字信号处理器DSP1至DSP4中设置微程序供给部分5，但是可以在公共存储器(或门阵列)中存储与数字信号处理器DSP1至DSP4相对应的微程序，以便存储的微程序利用公共程序计数器(或与程序计数器类似的定时信号发生器)，响应操作步顺序地读出，并且供给对应的信号处理器。
在上述实施例中，当由一个数字信号处理器(例如DSP1)准备并存入其存储器RAM中的数据用在另一数字信号处理器(例如DSP4)时，必要的数据读及写操作按照信号处理器的各自微程序起作用，以便数字信号处理器最终相互合作。然而，本发明不局限于这样一个实施例，其必要的数据读与写操作按照信号处理器的各自微程序起作用；例如，当由一个数字信号处理器(例如DSP1)准备并存入其存储器RAM的数据用在另一数字信号处理器中时，可以从一个处理器给另一个处理器提供一个数据请求，以便后者操作以响应请求信号，从其存储器RAM中读出必要的数据，并且把读出的数据送到前者。
下文将就响应单个通道的通道同步合成标志RBP的同步音产生控制的一个例子作一附加叙述。
图22与图23是说明以并行方式用分时实现，或通过上述数字信号处理器DSP1至DSP4合作起动的音产生通道CH1至CH18的概念功能方块图。
更具体地说，图22表示一个条件，其用于所有通道的通道同步标志RBP为“0”值，即其各个音产生通道不在执行与任何其它通道相同步的音产生控制的状态。“KON1”至“KON18”表示至音产生通道的接通信号，以及“FNUM1”至“FNUM18”表示至音产生通道的音频数。在这个条件下，通过微计算机部分COM及接口CIF传送的接通信号KNO1至KNO18以及音频数FNUM1至FNUM18分开地提供给对应通道CH1至CH18。与通道CH1至CH18相对应的其它参数(图19所示除FNUM及KON之外的参数)也通过微计算机部分COM及接口CIF提供给通道。因此，根据所供给的参数，各个通道在单个基音与音产生定时里，产生一个具有按照指示音合成算法的声色特征的音信号。
图23表示一个条件，这里所有通道的通道同步标志RBP为“1”值，即其各个音产生通道处在执行与其它通道相同步的音产生控制状态。在所说明的例子中，用于通道CH1的标志RBP指示值“0”，用于通道CH2至CHK的标志RBP指示值“1”，用于通道CHK+1及CHk+2的标志RBP指示值“0”，用于通道CHk+3的标志指示值“1”，以及用于通道CH18的标志RBP指示值“0”。这里，“k”表示可选择的通道号。
如先前所述，如果通道同步标志RBP对一个特定通道为“1”，那么该特定通道控制与较小通道号的毗邻通道相同步。因此，在图23的例子中，因为用于通道CH2的标志为“1”，所以通道CH2控制与通道CH1相同步地产生一个音。因为对通道CH3至CHK通道同步标志RBP也是“1”，所以这些通道CH3至CHK全部控制与标志RBP为值“0”的较小通道号(即通道CH1)相同步。那些控制与通道CH1相同步的通道CH2至CHK全部供给通道CH1的同样接通信号KNO1及音频数FNUM1，并且以与通道CH1相同的基音及定时产生音。因为其它参数(图19所示除FNUM及KON以外的参数)相互独立地供给通道CH1至CHK，所以虽然信号的基音及产生定时相同，但是在通道中产生的音信号在声色及其它音特征方面不同。因此，如果在通道CH1至CHk中使用共振峰声合成方法，则虽然它们的基音及产生定时相同，但是通过使用不同的共振峰频率数FORM，能在通道CH1至CHk中产生具有不同共振峰中心频率的多个音信号。这等同于合成一个多共振峰结构的单音信号。应当显而易见，在待同步的通道中使用的音合成方法可以不是共振峰声合成方法，比如是频率调制合成方法。替换地，可以按这样方式组合使用两个方法，即在某些通道中使用共振峰声合成方法，以及在另些通道中使用频率调制合成方法。同样在这样情况下，有可能容易地合成一个具有组合两个或多个谐波分量的音信号。
此外，因为在图23的例子中，对通道CHk+1及CHk+2标志RBP为值“0”，并且这些通道CHk+1及CHk+2根据它们自己的接通信号KONk+1与KONk+2，以及音频数FNUMk+1与FNUMk+2等等，相互独立地控制产生音。因为对通道CHk+3标志RBP为值“1”，所以通道CHk+3与较小号毗邻通道CHk+2相同步，控制产生音。同样，其它各个通道根据对应标志RBP的值，控制与毗邻通道同步或不同步。
在上述实施例中，可以在图1所示电子乐器的任何可选择部分中，执行对那些预定的毗邻通道CHk-1，已经指令同步地产生音(即指示同步音产生)的用于改变或设置通道CHk的接通信号KONk及音频数FNUMk的同步过程。作为一个例子，从微计算机部分COM供给单个通道的参数可以暂时存入计算机接口CIF，并且标志RBP的各自值可以在接口校核，以便接通信号KON及音频数FNUM以按照所校核的标志RBP的值，以满足同步音产生条件的方式供给单个通道。替换地，标志RBP的各自值可以在数字信号处理器DSP1及DSP2之内校核，以便接通信号KON及音频数FNUM可以按照标志RBP的各自校核值，以满足同步音产生条件的方式供给单个通道。
从上述一清二楚，因为在本发明中各个通道的通道同步标志RBP的值能如期望那样改变，所以本发明只是通过变化地设置通道同步标志RBP的各自值，就能同步具有各种共振峰结构或谐波分量组合的音信号，由此通过容易地使用通道的限定结构，相互同步地产生音。
虽然以上已经叙述指定担任同步音产生的多个音产生通道以相同的定时及基音产生音，但是例如用一个整倍数量，基音在通道之间可以区分开。此外，除音产生定时及基音以外，还有某些声色设置或音量设置参数可以在指定的音产生通道之间置成相同，或者音产生开始定时可以稍微地或以一个适当的量在指定的音产生通道之间区分开。
此外，在上述实施例中，虽然一个指定担任同步音产生的特定通道控制与较小号的毗邻通道相同步，但是它可以控制与较大号的毗邻通道相同步。该特定通道可以控制只与一个毗邻通道相同步。
此外，虽然以上已经叙述，因为标志值易于控制，所以该实施例使用标志RBP的存储值作为同步音产生指示数据，但是可以使用任何适当数据作为这样的同步音产生指示数据。例如，除通道同步标志RBP以外，还可以使用指示待同步通道的通道数据，以便不仅使毗邻通道，而且使其它期望的通道相互同步。另一改进可以这样实行，即在同步音产生方式中，一个预定通道设置为一个基本通道，以及一个指定担任同步音产生的通道与该基本通道相同步。
此外，虽然上述实施例如图1所示，使用数字信号处理部分DSPS，作为具有多个音产生通道的音信号产生装置，以实现上述通道合成操作，但是可以使用任何其它类型的音信号产生装置。例如，可以在由单个数字信号处理电路实现的多个音产生装置中，而不是在如图1所示的多个并行安排的数字信号处理器中，执行上述通道同步操作。替换地，上述通道同步操作可以在一个设计成使用微计算机通过软件处理执行一个可选择的音合成算法的音信号产生装置中执行，或者可以在一个以逐个通道分时基础操作的全硬件音信号产生电路中执行。在另一改进中，上述通道同步操作可以在与多个音产生通道相对应的并行安排的多个音信号产生电路中执行。
如迄今所述，本发明特征在于，用于处理数字声信号的一系列操作分成多个操作组，以分配到多个数字信号处理器部分中，并且以并行方式在其中同时执行。按照这个特点，即使包括大量处理步骤，以及亦处理多个通道声信号，本发明能以显著增加的速度执行所有必要的操作。
此外，因为足以对各个数字信号处理器部分只执行所分配的操作，所以能显著简化各个数字信号处理器部分中待执行的操作。这样使各个数字信号处理器部分在电路结构中显著简化，并且能使处理器部分在电路结构中相似。结果，能更容易与更便宜地设计及制造各个处理器部分，以及此外，能大大提高本发明处理装置的通用性。
此外，本发明特征在于，多个数字信号处理器部分通过第一与第二公共总线相互连接。因此，当数字信号处理器部分的数目增加时，足以使用于传送输入参数与输出数据的导线或连接线简单地与总线连接，而无需复杂分开的线路，并且因此数字信号处理器部分的数目能按期望那样极其容易地增加或减少。这同样能提高本发明处理装置的通用性，并且实现有效地使用处理装置。
此外，本发明特征在于，在音合成系统使用不同种类的音合成方法情况下，用同一数字信号处理器部分执行不同方法公用的操作算法可处理的任何操作组。按照这个特点，能提供有效的系统。此外，按照本发明，在要改变用于合成或处理数字声信号的部分操作时，足以使电路结构中只是与那个部分相对应的任何数字信号处理器部分改变。这个特点有利地容许一个低成本的有效的设计改变。因此，本发明能有效地遵守更改声波形合成或处理的内容的要求。此外，本发明能有效地提供用于声合成或处理的多功能数字相互处理系统，它允许声合成方法有选择地从一个转换到另一个，并且还允许组合使用不同的声合成方法。
此外，本发明特征在于，允许各个处理器部分在其自身分时处理定时里与其它处理器部分相互独立地执行分配的操作。按照这个特点，各个处理器部分的分时处理定时例如根据分配给单个处理器部分的操作的各自作用，能调节成与其它处理器部分的分时处理定时不同。结果，通过适当地控制单个处理器部分的分时处理定时相互之间相同或不同，能在最佳定时里，适当地把一个数字信号处理器部分的操作结果传送到另一个数字信号处理器部分，这样使整个操作以平滑的方式快速地执行。
此外，按照本发明，各个数字信号处理器部分包括一个用于接收预定操作所必要的参数，以及按照接收的参数及预定程序对数字输入数据执行预定操作的操作部分，以及一个具有写与读端口，用于存储从操作部分输出的操作结果的双端口存储器，以便写入或读出双端口存储器的数据能按各自定时相互独立地控制。因此，当一个数字信号处理器部分(第一数字信号处理器部分)接收并使用另一数字信号处理器部分(第二数字信号处理器部分)的双端口存储器输出的数据时，数据读出操作能控制在第一数字信号处理器部分的独立定时，它与第二数字信号处理器部分的写定时分开。这样安排使各个处理器部分与其它处理器部分相独立地操作，并且因此该处理器部分能执行各自操作算法，相互之间不作过度地限制，而功能上相互有关，这样通过非常有效的操作。
本发明其特征还在于，指示是否以与其它通道相同步地产生音的同步音产生指示数据相互独立地提供给各个通道，以便使多个选择的通道在产生音时同步。按照这个特点，如期望那样以各种各样组合通道组合方式实现同步音产生控制，并且因此能通过组合不同共振峰结构的音信号或同步通道中的不同谐波分量，容易地并且以有限的音产生通道元件，使单个复杂的音信号同步。
其次，参照图24至图29，将如上所述，对另一个具有同步音产生指令功能的声合成装置的实施例作一说明。特别地，图24至图29更详细地表示上述特别音产生指令功能及声合成功能，比如口声共振峰声合成功能及清音(噪声)共振峰声合成功能。尽管上述实施例使用数字信号处理器以实现这些功能，但是图24至图29的实施例设计成使用除数字信号处理器之外的任何其它装置，比如专用硬件电路或使用CPU的软件声源。术语“口声与音合成”用在下列叙述中，但是术语“声合成”贯穿这个说明书用作一个通用术语，它不仅指口声及音合成，而且还指任何其它声合成形式。因此，术语“口声及音合成”可以用更通用的术语“声合成”代替。
图24是说明按照本发明的一个实施例的口声及音合成装置的方块图。性能操作机构101例如是一个设置有多个键的键盘，它响应键盘按压以输出接通(音产生开始)信号及基音信息，以控制部分103。声色设置操作机构部分102对控制部分103输出声色控制信息。
多个音产生通道104与控制部分103连接，在以下叙述中，在需要区别通道时，由串行通道号专门地识别音产生通道，并且比指定音产生通道号小一的各个音产生通道指的是前步音产生通道，而比指定音产生通道号大一的各个音产生通道指的是后步音产生通道。
各个音产生通道有两个用于接收接通信号的接通信号输入端KONCH及KONIN，两个用于接收共振峰基音信息的共振峰基音信息输入端PINCH及EXTPIN，以及一个用于接收共振峰中心信息输入端FC。
各个音产生通道还有一个基音同步控制端PSYN，用于接收一个基音同步控制信号，以选择通过两个接通信号输入端KONCH及KONIN接收的哪个信号，以及两个共振峰基音信息输入端PINCH及EXTPIN的哪个应当为有效。基音同步控制信号假定两个状态，基音同步状态和非基音同步状态。当基音同步控制信号为同步状态时，接通信号输入端KONIN及共振峰基音信息输入端EXTPIN被起动，而当基音同步控制信号为非同步状态时，接通信号输入端KONCH及共振峰基音信息输入端PITCH起动。
此外，各个音产生通道有一个用于输出接通信号的接通信号输出端KONEXT，一个用于输出共振峰基音信息的共振峰基音信息输出端EXTP。接通信号输出端KONEXT输出在由基音同步控制信号所起动的输入端KONCH及KONIN中一个所接收的接通信号。类似地，基音信息输出端EXTP输出在由基音同步控制信号所起动的输入端PITCH及EXTPIN中一个所接收的基音信息。
按照通过由基音同步控制起动的接通信号输入端KONCH及KONIN中一个所接收的接通信号，基音产生通道104通过一个输出端CHOUT，在起动的基音信息输入端PITCH或EXTPIN输出接收的共振峰基音，以及具有在中心频率输入端FC接收的共振峰中心频率的共振峰。
对各个音产生通道104的输入端KONCH，PITCH，FC和PSYN，施加控制信号104输出的信号。
各个音产生通道104的接通信号输入端KOIN与前步音产生通道的接通信号输出端KONEXT连接，并且各个音产生通道104的基音信息输入端EXTPIN与前级音产生通道的基音信息输出端EXPT连接。
对第一音产生通道104的接通信号输入端KOIN及基音信息输入端EXTPIN，施加从控制部分3输出的信号，这些信号分别与供给其它音产生通道的接通信号输入端KONCH及基音信息输出端EXTP的信号相对应。此外，最后级音产生通道的接通信号输出端KONEXT及基音信息输出端EXPT不与任何外部元件连接。
此外，如后文参照图25更详细叙述那样，控制部分103给各个通道提供用于形成一个共振峰的其它信息。从各个音产生通道104的共振峰输出端CHOUT输出的共振峰送到混合器105，它又组合通道104输出的共振峰，以产生一个声信号。
其次，将对上述口声及音合成装置的一种操作方式作叙述。
根据从性能操作机构部分101接收的接通信号及声基音信息，控制部分103通过声色设置操作机构部分102读声色信息组，该声色信息不仅包括正常声的信息，而且包括相当不普通的声，比如嘶哑口声及啸声，以及日语假名信息。
在控制部分103中，存储了与各种声色的声相对应的共振峰及共振峰频率的数据。控制部分103有选择地分配一系列未占用的(可使用的)音产生通道，用于产生与指定声色相对应的共振峰。如后文所述，各个未占用的音产生通道通常保持为非基音同步状态，送到那些分配为共振峰产生的最小通道号的基音产生通道(下文指“引导音产生通道”)的基音同步控制信号可以保持为非基音同步状态。
基音同步控制信号以这样方式送到所分配的音产生通道的各自的基音同步控制端PSYN，即引导音产生通道设置为非基音同步状态，以及其它所分配的音产生通道设置为基音同步状态。并且，待形成的共振峰的中心频率信息送到所分配的音产生通道的各自中心频率输入端FC。
然后，与通过性能操作机构部分101输入的声基音信息相对应的共振峰基音信息送到引导音产生通道的基音信息输入端PITCH。现在引导音产生通道为非基音同步状态，在基音信息输入端PITCH接收的共振峰基音信息通过基音信息输出端EXTP输出，以传送到第一随后级音产生通道的基音信息输入端EXTPIN。
因为除引导音产生通道以外的其它所分配的音产生通道现在为基音同步状态，所以传送到第一随后步音产生通道的共振峰基音信息然后如果有的话，将传送到另一随后级音产生通道的输入端EXTPIN。这样，一旦控制部分3传送共振峰音信息到引导音产生通道的基音信息输入端PITCH，那么该信息传送到所有分配的音产生通道。
控制部分103还传送接通信号到引导音产生通道的接通信号输入端KONCH。与共振峰基音信息相类似，接通信号传送到所有分配的音产生通道的接通信号输入端KONIN。
预定信号也送到最大通道号的分配的音产生通道的接通信号输出端KONEXT及基音信息输出端EXTP。因此，如果最大通道号分配的音产生通道随后的音产生通道为基音同步状态，虽然它未分配为共振峰形成，但是随后音产生通道将根据接通信号不利地执行音产生过程。为了防止这样的不利，除了声色固定地分配给通道外，最好所有未使用的音产生通道如先前所述，开始保持为非基音同步状态。
一旦由引导音产生通道接收一个接通信号，则使各个所分配的音产生通道根据施加到其中心频率输入端FC的共振峰中心频率信息，产生一个共振峰。因为相同共振峰基音信息现在已经传送到所有音产生通道，所以由所分配的音产生通道产生的共振峰将具有相同的基音，以便结果合成的音将具有恒定的声调及声色。从所分配的音产生通道的各自共振峰输出端CHOUT输出的共振峰信号由混合器105混合，以提供期望的声信号。
以下参照图25将叙述各个音产生通道104的结构及操作，图25是说明一个代表音产生通道的典型结构的方块图。
接通信号KONCH及KONIN分别供给选择器130的“0”输入端及“1”输入端。在图中及以下叙述中，接通信号用所分配的输入端的参考字符表示及标称，并且某些其它信号也是用相关输入端的参考字符表示及标称。
对选择器130的选择端S输入基音同步控制信号PSYN。当基音同步控制信号PSYN为非基音同步状态时，选择器130选择供给“0”输入端的接通信号KONCH，但是当基音同步控制信号PSYN为基音同步状态时，选择器130选择供给“1”输入端的接通信号KONIN。选择器130的选择结果以接通信号KON供给那个音产生通道的各种元件，并且通过输出端KONEXT输出到随后级音产生通道。
共振峰基音信息送到口声共振峰发生器110的一个输入端Fp，以及共振峰中心频率信息送到口声共振峰发生器110的另一输入端。根据接收的接通信号KON，口声共振峰发生器110根据接收的共振峰基音信息及共振峰中心频率信息，产生一个共振峰，并且通过输出端FOUT输出该共振峰。
那么，一旦在输入端NFf接收噪声共振峰中心频率信息，则噪声共振峰共振峰发生器120根据接收的噪声共振峰中心频率信息，产生一个噪声共振峰，并且通过输出端NOUT输出该共振峰。口声共振峰发生器110及噪声共振峰发生器120的输出信号FOUT及NOUT由加法器131相加一起，加法器131然后输出输出信号CHOUT。
除以上所述的其它信号也送到口声共振峰发生器110及噪声共振峰共振峰发生器120，以产生共振峰。后文将参照图26至28，详细叙述口声共振峰发生器110及噪声共振峰发生器120的结构及操作。
现在，将对如何形成送到口声共振峰发生器110的共振峰基音信息Fp作一叙述。
共振峰基音信息PITCH及EXTPIN分别送到选择器113的“0”输入端及“1”输入端，基音同步控制信号PSYN送到选择器113的选择端S。当基音同步控制信号PSYN为非基音同步状态时，选择器113选择送到“0”输入端的共振峰基音信息，但是当基音同步控制信号PSYN为基音同步状态时，选择供给“1”输入端的共振峰基音信息EXTPIN。
选择器113的选择结果通过基音信息输出端EXTP送到随后级音产生通道。选择结果还传到加法器116的一个输入端，加法器116又把选择器113的选择结果与送到另一输入端的信息相加，以便把相加结果送到口声共振峰发生器110的输入端Fp。如果无信息送到加法器116的另一输入端，那么共振峰基音信息PITCH或EXTPIN将独自送到控制共振峰发生器110的输入端Fp。
调制信号发生器111的输出信号通过与门112送到加法器116的另一输入端，以及口声共振峰调制参数MODP送到调制信号发生器111，调制信号发生器111又响应接通信号KON，输出一个根据口声共振峰调制参数MODP调制的信号。
当口声共振峰基音调制使得施加到与门112的一个输入端的信号VPME为逻辑高电平时，调制信号发生器111的输出信号送到调制信号发生器110。然后，送到口声共振峰发生器110的共振峰基音信息取一个与外部共振峰基音信息和调制信号发生器111的输出信号之和相对应的值。
通过把调制信号发生器111的输出信号与外部共振峰基音信息相加，能传给共振峰基音以时间变化的特征。结果时间变化的共振峰基音实现一个与振动声带而得到的颤音相似的效果。
其次，将对送到口声共振峰发生器110的共振峰中心频率信息Ff是如何形成的作一叙述。
外部共振峰中心频率信息FC传到加法器117的一个输入端，加法器117又把信息FC加到传到另一输入端的信息上，以便对口声共振峰发生器110的共振峰中心频率信息输入端Ff提供相加结果。因此，如果没有信息传到加法器117的另一输入端，那么外部共振峰中心频率信息将独自传到口声共振峰发生器110的输入端Ff。
调制信号发生器111或121的输出信号由选择器114选择，并且通过与门115传到加法器117的另一输入端。一个噪声共振峰调制参数NMODP传到调制信号发生器121，调制信号发生器121响应接通信号KON，输出一个根据口声共振峰调制参数NMODP调制的信号。
当口声共振峰频率调制使得施加到与门115的一个输入端的信号VFME为逻辑高电平时，由选择器114选择的调制信号传到加法器117。因此，与共振峰基音信息相类似，能传给共振峰中心频率以时间变化特征。
其次，将对送到噪声口声共振峰发生器110的噪声共振峰中心频率信息NFC是如何形成的作一叙述。
或者共振峰中心频率信息FC，或者噪声共振峰中心频率信息NFC由选择器123选择，并且送到加法器124的一个输入端。调制信号发生器121的输出信号通过与门122送到加法器124的另一输入端。当噪声共振峰频率调制使得施加到与门122的一个输入端的信号NFME为逻辑高电平时，调制信号发生器121的输出信号传到加法器124。因此，与口声共振峰频率信息相类似，能传给噪声共振峰中心频率以时间变化特征。
对选择器114及123的两个选择端S送给一个共振峰控制信号URVF，这个信号取两个状态，即共振峰同步状态与非共振峰同步状态。
当共振峰同步控制信号URVF为非共振峰同步状态时，选择器114选择送到“0”输入端的调制信号发生器111的输出信号，以及选择器123选择送到“0”输入端噪声共振峰中心频率信息NFC。换句话说，送到口声共振峰发生器110及噪声共振峰发生器120的共振峰中心频率将相互不同，并且还相互独立地呈现时间变化。
从另一方面来说，当共振峰同步控制信号URVF为共振峰同步状态时，选择器114选择送到“1”输入端的调制信号发生器121的输出信号，以及选择器123选择送到“1”输入端的共振峰中心频率信息FC。换句话说，送到口声共振峰发生器110及噪声共振峰发生器120的共振峰中心频率将相同，并且还呈现同步时间变化。
具有与口声共振峰相同中心频率的噪声共振峰例如将产生耳语口声的效果。通过在中心频率中保持口声共振峰及噪声共振峰完全相同，有可能产生正常口声及耳语口声，同时有选择地转换两个口声。当合成具有独立共振峰的谐振声分量或合成效果声，比如啸声及风声时，能与口声共振峰中心频率的时间变化相独立地控制噪声中心频率的时间变化。
现在，将参照图26及图27叙述口声共振峰发生器的一般结构及操作，其中图26表示发生器结构的方块图，以及图27表示在发生器26的不同点得到的波形的曲线图。
共振峰中心频率信息Ff送到载波相位发生器150，载波相位发生器150响应接通信号，产生一个锯齿形波S51，其振幅电平从“0”到“2π”周期地变化。载波相位发生器150的输出波形示于图27的项S51中。
共振峰基音信息Fp送到基音相位发生器152，基音相位发生器152响应接通信号，产生一个锯齿波S53，其振幅电平以指定基音从“0”到“2π”周期地变化。基音相位发生器152的输出波形示于图27项S53中。
一个2π探测器153探测何时锯齿波53的振幅电平由此输出一个如图27项S54所示的预定信号S54。响应预定信号S54，载波相位发生器105强迫使得锯齿波S51的振幅电平为“0”，以便初始化产生一个新锯齿波5S1。
载波波形发生器151根据如锯齿波S51所指令的相位，产生一个正弦波S52。正弦波S52示于图27项S52。
对窗函数相位发生器154送给窗函数时宽信息BW。响应接通信号，窗函数相位发生器154产生一个信号S55，其振幅电平在由窗函数时宽信息BW指定的时间内，线性地从“0”增加到“2π”，并且然后保持在一个恒定的2π值。在那之后，每次从2π探测器153接收预定信号S54时，就重复上述操作；换句话说，信号S55重设置为“0”，并且然后再增加到并保持在2π。信号S55的波形示于图27项S55。
边缘信息SKF送到窗函数波形发生器155，窗函数波形发生器155根据边缘信息SKT，产生一个表示为sine2SKT(x/2)的信号S56，这里x表示信号S55的振幅电平。如图27项S56所示，信号56表示一个平滑人字形波形，其具有一个由窗函数时宽BW确定的宽度。
乘法器156把信号S52与S56相乘一起，以产生一个具有如图27项S57所示的波形。信号S52在各个人字形信号S56的开始为相位“0”，以便信号S57以一个窗函数基音重复呈现相同波形。这样，使用信号S52的频率作为共振峰中心频率，形成具有与信号S56的基音相对的共振峰基音的口声共振峰S57。
此外，口声共振峰振幅包络信息VEGP及口声共振峰电平信息VLVL送到包络发生器158，包络发生器158响应接通信号KON，根据口声共振峰振幅包络信息VEGP及口声共振峰电平信息VLVL，产生一个包络波形。乘法器157用包络发生器158产生的包络波形信息乘以共振峰信号S57，以便形成并输出共振峰信号FOUT。
现在，将参照图28，叙述噪声共振峰发生器电路的一般结构及操作，图28是表示噪声共振峰发生器120的结构的方块图。
噪声共振峰中心频率信息NFf送到相位发生器170，相位发生器170响应接通信号，产生一个锯齿波形相位信号。载波波形发生器172根据相位发生器170指定的相位，产生一个正弦波形。白噪声发生器173产生白噪声，以送到加法器174的一个输入端。对加法器174的另一输入端送给噪声共振峰谐振峰值特征信息NRES，以便加法器174把噪声共振峰谐振峰值特征NRES与白噪声电平相加，并且对噪声频谱控制部分175提供相加结果。
此外，噪声共振峰带特征信息NBW送到噪声频谱控制部分175，噪声频谱控制部分175根据噪声共振峰带特征信息NBW，输出一个通过切除加法器174送出的噪声信号的高频率分量所得到的信号。乘法器176把载波波形发生器172输出的正弦波形与噪声频谱控制部分175输出的噪声波形相乘。
此外，噪声共振峰振幅包络信息NEGP及噪声共振峰电平信息NLVL送到包络发生器178，包络发生器178响应接通信号KON，根据噪声共振峰振幅包络信息NEGP及噪声共振峰电平信息NLVL，产生一个包络波形。乘法器177用包络发生器176产生的包络波形信息乘以从乘法器176输出的噪声共振峰信号，以便形成并输出噪声共振峰信号NOUT。
在上述例子中、图26与图28所示的口声共振峰发生器及噪声共振峰发生器响应相同的接通信号KON，开始产生音，但是可以响应分开的接通信号KON，开始产生音。此外，从收到接通信号到音产生开始可能有一个时间滞后，并且口声及噪声共振峰的波形产生可以在它们之间以适当的时间差起作用。通过这样设置时间差，允许从辅音声到元音声的改变。
尽管上述实施例使用一个口声共振峰发生器，以通过用一个窗函数乘以一个基本波形来产生一个共振峰，但是可以使用如图29所示的频率调制声源。
在图29中，从频率调制调制器180输出的调制输出信号赋予一个预定增益，并且然后反馈到调制器180的输入端。对频率调制调制器180亦送给一个调制信号FMP1。当开关SW与接触点(1)连接时，调制输出信号传到频率调制调制器181的载波信号输入端，送到这个调制器181的是调制信号FMP2。因此，频率调制调制器181以调制信号FMP2调制频率调制调制器180的输出信号，并且由此用加法器182形成并输出一个调制的输出信号FMOUT。从另一方面来说，当开关SW与接触点(2)连接时，频率调制调制器180及181的调制输出信号由加法器182相加一起，以按信号FMOUT提供。在这样安排的频率调制声源中，共振峰基音信息可以用作调制信号FMP1，以及共振峰中心频率信息可以用作调制信号FMMP2。
最后级音产生通道的输出端KONEXT与EXTP与第一级音产生通道的输入端KONIN与EXTPIN相连接。此外，用于产生乐器音的音产生通道可以与用于产生共振峰声的音产生通道分开设置。
本发明不应当理解为局限于上述实施例，而是在不违反本发明精神前提下可以有各种各样的改进。例如，可以使用本发明以同时起动多个音产生通道，以执行重奏或合奏，而不是合成声。
如迄今所述，本发明通过多个音产生通道把一个接通信号及基音信息送到仅一个通道，以产生口声或乐音，并且因此使声产生控制变得容易。
权利要求
1.用于在多个通道中合成声信号的声信号合成装置，包括多个操作处理装置，用于执行与顺序声合成信号处理操作隔开的信号处理分段相对应的操作，多个所述操作处理装置，相互以并行关系设置，以便同时执行操作，各个所述操作处理装置以分时为基础在所述处理装置独有的分时通道处理定时里对多个通道执行操作，由此输出各个所述通道的操作结果，至少一个所述操作处理装置使用另一所述操作处理结果的操作结果，执行操作；数据传送装置，包括一个与各个所述操作处理装置连接的总线，以便通过所述总线，把各个所述操作处理装置的操作结果传到另一所述操作处理装置，或一个声信号输出端口，以及参数供给装置，用于把各个所述通道中声信号合成所必要的参数供给各个所述操作处理装置。
2.如权利要求1的一种声信号合成装置，其中各个所述操作处理装置的分时通道处理定时根据在所述其它操作处理装置中使用的所述操作处理装置的操作结果的形式，相对其它所述操作处理装置移位。
3.如权利要求1限定的一种声信号合成装置，其中一个所述操作处理装置执行操作，以产生用于控制音超时的包络信号数据，以及另一所述操作处理装置执行操作，以产生与所述一个操作处理装置产生的包络信号数据相一致控制的音波形信号。
4.如权利要求1或3限定的一种声信号合成装置，其中一个所述操作处理装置执行操作，以产生与期望音频相对应的音波形的相位数据。
5.如权利要求1限定的一种声信号合成装置，其中第一所述操作处理装置执行操作，以按照预定第一声合成算法合成第一波形信号，第二所述操作处理装置执行操作，以按照预定第二声合成算法合成第二波形信号，以及第三所述操作处理装置执行操作，以产生用于控制声超时的包络信号数据，并且其中由所述第一及第二操作处理装置合成的第一及第二波形信号的包络，是使用所述第三操作处理装置产生的包络信号数据来控制。
6.如权利要求5的一种声信号合成装置，其中至少所述第一操作处理装置能够按照一个指定参数，改变所述第一声合成算法。
7.如权利要求1限定的一种声信号合成装置，其中各个所述操作处理装置包括用于存储操作结果的存储装置，以通过所述存储装置把操作结果送到所述总线。
8.如权利要求7的一种声信号合成装置，其中各个所述操作处理装置的所述存储装置，与所述存储装置有关的所述操作处理装置的分时通道处理定时相一致，控制与操作处理装置有关的操作结果的写入，以及还与其中待使用所述有关操作处理装置的操作结果的另一所述操作处理装置的分时通道处理定时相一致，控制操作结果的读出操作。
9.一种声信号合成装置，包括声信号传输装置，根据供给单个通道的参数，用于在多个通道中产生分开的声信号；参数供给装置，用于对各个通道供给参数，待供给各个通道的所述参数包括音产生指令信息，以及同步音产生指示数据，规定所述通道是否应该以与另一所述通道相同步地产生声，以及控制装置，根据供给各个通道的同步音产生指示数据，以这样方式用于控制所述声信号产生装置，即指定担任同步音产生的任何通道以与预定一个或多个其它所述通道相同步地产生声信号。
10.如权利要求9限定的一种声信号合成装置，其中所述预定其它通道是一个与指定担任同步音产生的所述通道相毗邻的通道，并且它自己不指定担任同步音产生。
11.如权利要求9或10限定的一种声信号合成装置，其中所述控制装置在所述指定通道中控制声产生定时及基音，以与所述预定其它通道的声产生定时及基音相同步。
12.如权利要求11限定的一种声信号合成装置，其中所述参数包括各个所述通道独有的声色设置及控制参数，以及不论同步音产生指示如何，所述声信号产生装置通过使用声色设置及控制参数，在通道中产生声信号。
13.一种口声及乐音合成装置，包括多个波形产生装置，接收一个指令声产生及基音信息开始的声产生开始信号，以便响应声产生开始信号，根据基音信息形成一个声波形；控制装置，用于对多个所述波形产生装置的特定一个供给声产生开始信号及基音信息，以及传送装置，用于把所述特定波形产生装置输出的声产生开始信号及基音信息传到另一所述波形产生装置。
14.如权利要求13限定的一种口声及乐音合成装置，其中所述控制装置包括一个输入端，用于接收来自外部的声产生指令，以便所述控制装置响应声产生指令，选择一个所述波形产生装置的预定号，并且对所述选择的波形产生装置的特定一个，供给声产生开始信号及基音信息，并且其中所述传送装置把从所述特定波形产生装置输出的声产生开始信号及基音信息传到另一所述波形产生装置。
15.一种口声及音合成装置，包括多个声产生通道，各个包括第一与第二声产生开始信号输入端，用于接收一个声产生开始信号，一个中心频率信息输入端，用于接收一个声产生开始信号，一个中心频率信息输入端，用于接收共振峰中心频率信息，第一及第二基音信息输入端，用于接收共振峰基音信息，以及一个控制输入端，用于接收一个或者取基音同步状态，或者取非基音同步状态的基音同步控制信号，其中当基音同步控制信号为基音同步状态时，各个所述声产生通道根据通过所述第一声产生开始信号输入端接收的声产生开始信号，通过所述中心频率信息输入端接收的共振峰中心频率信息，以及通过所述第一基音信息输入端接收的共振峰基音信息，产生一个共振峰声，以及当基音同步控制信号为非基音同步状态时，各个所述声产生通道根据通过所述第二声产生开始信号输入端接收的声产生开始信号，通过所述中心频率信息输入端接收的共振峰中心频率信息，以及通过所述第二基音信息输入端接收的共振峰基音信息，产生一个共振峰声；各个所述声产生通道还包括一个声产生开始信号输出端，当基音同步控制信号为基音同步状态时，用于输出通过所述第一声产生开始信号输入端接收的声产生开始信号，但是当基音同步控制信号为非基音同步控制状态时，用于输出通过所述第二声产生开始信号输入端接收的声产生开始信号，以及一个基音信息输出端，当基音同步控制信号为基音同步状态时，用于输出通过所述第一基音信息输入端接收的共振峰基音信息，但是当基音同步控制信号为非基音同步状态时，用于输出通过所述第二基音信息输入端接收的共振峰基音信息；连接线，用于把第(n)个所述声产生通道的所述第一声产生开始信号输入端及第一基音信息输入端，以及第(n-1)个所述声产生通道的所述声产生开始信号输出端与基音信息输出端相互连接，这里n在多个所述声产生通道由串行通道号识别情况下，表示一个可选择的通道号，以及控制装置，响应性能输入信号，用于选择随后通道号的所述声产生通道的一个预定号，以对各个所述选择的声产生通道的所述中心频率输入端，供给预定共振峰中心频率信息，设置基音同步控制信号为非基音同步状态，以供给一个最小通道号的所述选择的声产生通道，设置基音同步控制信号为基音同步状态，以供给其它所述选择的声产生通道，以及把声产生开始信号及预定共振峰信息分别供给一个最小通道号的所述选择的声产生通道的声产生开始信号输入端及基音信息输入端。
全文摘要
多个数字信号处理器以相互并行关系提供，以及用于期望声信号合成或处理的一系列操作分成多个操作组，以分配给信号处理器。第一及第二总线与各个信号处理器连接，以便操作所必要的参数通过第一总线分布地供给信号处理器，并且各个信号处理器的操作结果传到另一信号处理器或一个输出端口。一个数字信号处理器通过第二总线接收另一数字信号处理器的输出数据，以便使用接收的数据执行一个预定操作。
文档编号G10H5/00GK1514430SQ0315879
公开日2004年7月21日 申请日期1996年1月12日 优先权日1995年1月13日
发明者中嶋康善, 小山雅宽, 中 康善, 宽 申请人:雅马哈株式会社