半导体元件微细图形的形成方法

专利名称：半导体元件微细图形的形成方法
技术领域：
本发明涉及半导体元件微细图形(pattern)的形成方法，特别是涉及可形成对应于高集成化的微细图形的半导体元件的微细图形的形成方法。
背景技术：
图1是说明现有技术的半导体元件微细图形的形成方法的剖面图。
首先，在第一绝缘膜10上顺序形成导体膜20和感光膜30。然后，对所述感光膜30进行构图以使节距为α+β′之后，以所述感光膜30为掩模，对所述导体膜20进行局部干式蚀刻，然后除去所述感光膜30而形成图形。
虽然通常在通过缩小半导体元件来更多地形成超微细的图形方面进行投资和努力，但是，实际情况是，难以获得正确的图形尺寸(size)。
例如，如果图形节距为0.20μm，那么就必须在0.10μm的线上形成具有0.10μm的间隔(Spacing)的微细图形。此时，在图形节距为0.20μm的情况下，使用现有的KrF装置和光敏电阻(PR)。
假定图形节距(Pattern Pitch)为0.40μm，也可使用KrF装置和用KrF的光敏电阻(PR)。

发明内容
但是，现有的半导体元件微细图形的形成方法是在构图0.20μm节距的情况下，使用构图0.40μm节距的装置(KrF)和用KrF的光敏电阻(PR)，不能制作具有0.20μm节距的图形。
因此，本发明为解决上述问题而提出，本发明的目的在于提供一种半导体元件微细图形的形成方法，利用干式蚀刻的选择比大的两种物质，可形成对应于高集成化的微细图形，降低生产费用。
为了实施上述目的，在具有大小为(α+β)的节距的半导体元件微细图形的形成方法中，本发明的特征在于，方法包括下列步骤在半导体衬底上顺序形成第一绝缘膜和第二绝缘膜；在第二绝缘膜上形成具有预定形状且具有大小为(α+β)的两倍的节距的感光膜；以感光膜为掩模干式蚀刻第二绝缘膜；除去感光膜；在包含残留的第二绝缘膜的衬底的前面上形成第三绝缘膜；在所获得的结果物上对应残留的第二绝缘膜与第二绝缘膜之间的部位，形成第四绝缘膜；按第三绝缘膜与第四绝缘膜的干式蚀刻比为1∶1的配方，实施第一平坦化工艺的中途，当第二绝缘膜露出时，便中断蚀刻；以残留的第四绝缘膜和第二绝缘膜为掩膜，蚀刻第三绝缘膜而形成第三绝缘膜图形；在填充导体膜覆盖第二绝缘膜与第三绝缘膜之间的空间之后，在导体膜上实施第二平坦化工艺，形成具有大小为(α+β)的节距的导体布线。
优选的是所述第一平坦化工艺在深腐蚀工艺中进行。
优选的是所述第二平坦化工艺在化学机械研磨(CMP)工艺中或深腐蚀工艺中进行。
根据以下结合附图对优选实施例的说明，以上那样的本发明的目的和其它特征等将会更加明了。


图1是说明现有技术的半导体元件的微细图形的形成方法的剖面图。
图2a至2e是说明本发明实施例的半导体元件的微细图形的形成方法的剖面图。
具体实施例方式
以下，参照

本发明的实施例。
图2a-2e是说明本发明实施例的半导体元件微细图形的形成方法的剖面图。
如图2a所示，为了最终获得与图1所示的图形相同的节距，首先，在半导体衬底(图中未示出)上顺序形成第一绝缘膜1和第二绝缘膜(图中未示出)之后，在所述第二绝缘膜上形成预定形状的感光膜图形3。此时，所述感光膜图形3按图1所示节距(α+β)的二倍来构图。然后，干式蚀刻所述第二绝缘膜而形成第二绝缘膜图形2。此时，正是第二绝缘膜的厚度比其后形成的第三绝缘膜的厚度厚很多，才可在第三绝缘膜的厚度中调节临界尺寸(CD)。
然后，如图2b所示，在除去所述感光膜图形之后，在其上部蒸着第三绝缘膜4，在第二绝缘膜图形2之间的那些部位上形成第四绝缘膜5。
接着，在第三和第四绝缘膜4、5的表面上以化学机械研磨(CMP)的方式，实施平坦化工艺。
然后，如图2c所示，在按所述第三绝缘膜4和所述第四绝缘膜5的干式蚀刻选择比为1∶1的配方，实施在只是以预定厚度的深腐蚀(Etchback)的中途，若所述第二绝缘膜2露出，则中断蚀刻。
然后，如图2d所示，改变配方(Recipe)，利用所述第四绝缘膜5和所述第二绝缘膜2与第三绝缘膜4的蚀刻的选择比高(10∶1以上)的配方，蚀刻所述第三绝缘膜4。此时，在所述第四绝缘膜5下部的所述第三绝缘膜成为第三绝缘膜图形4。然后，按1∶1的配方除去起掩模作用的所述第四绝缘膜5残留的厚度部分。
如图2e所示，在图2d中最终残留的所述第二绝缘膜2与所述第三绝缘膜4之间，填充导体膜(图中未示出)之后，用化学机械研磨(CMP)方式或深腐蚀方式进行平坦化。然后，以所述导体膜6为掩模，除去残留的所述第二绝缘膜2与所述第三绝缘膜4，形成具有图1那样的节距的导体膜布线6。
如上所述，按照本发明的半导体元件微细图形的形成方法，利用干式蚀刻选择比大的两个物质，可形成对应高集成化的微细图形，降低生产费用。
同时，应该知道，为例示的目的，展示了本发明优选的实施例，但本行业技术人员可在本发明的思想和范围内进行各种修正、变更、添加等，这种修正、变更等属于所附权利要求的范围内。
权利要求
1.一种半导体元件微细图形的形成方法，该半导体元件具有大小为(α+β)的节距，其特征在于，所述方法包括下列步骤在半导体衬底上顺序形成第一绝缘膜和第二绝缘膜；在所述第二绝缘膜上形成具有预定形状且具有大小为所述(α+β)的两倍节距的感光膜；以所述感光膜为掩模干式蚀刻第二绝缘膜；除去所述感光膜；在包含所述残留的第二绝缘膜的衬底的前面形成第三绝缘膜；在所获得的所述结果物上对应所述残留的第二绝缘膜与第二绝缘膜之间的部位，形成第四绝缘膜；按所述第三绝缘膜与所述第四绝缘膜的干式蚀刻比为1∶1的配方，实施第一平坦化工艺的中途，当所述第二绝缘膜露出时，便中断蚀刻；以所述残留的第四绝缘膜和所述第二绝缘膜为掩膜，蚀刻所述第三绝缘膜而形成第三绝缘膜图形；在填充导体膜以覆盖所述第二绝缘膜与所述第三绝缘膜之间的空间之后，在所述导体膜上实施第二平坦化工艺，形成具有大小为(α+β)节距的导体布线。
2.如权利要求1所述的半导体元件微细图形的形成方法，其特征在于，所述第一平坦化工艺在深腐蚀工艺中进行。
3.如权利要求1所述的半导体元件微细图形的形成方法，其特征在于，所述第二平坦化工艺在化学机械研磨(CMP)工艺中进行。
4.如权利要求1所述的半导体元件微细图形的形成方法，其特征在于，所述第二平坦化工艺在深腐蚀工艺中进行。
全文摘要
一种半导体元件微细图形的形成方法。半导体衬底上形成第一和第二绝缘膜；第二绝缘膜上形成具有预定形状和尺寸为(α+β)两倍节距的感光膜；感光膜为掩模干式蚀刻第二绝缘膜；除去感光膜；在包含残留第二绝缘膜衬底的前面形成第三绝缘膜；所获得的结果物上对应残留的第二绝缘膜与第二绝缘膜之间的部位，形成第四绝缘膜；按第三与第四绝缘膜的干式蚀刻比为1∶1配方，实施第一平坦化工艺的中途，当第二绝缘膜露出时中断蚀刻；残留的第四和第二绝缘膜为掩膜，蚀刻第三绝缘膜，形成第三绝缘膜图形；在填充导体膜覆盖第二绝缘膜与所述第三绝缘膜之间的空间后，在导体膜上实施第二平坦化工艺，形成具有尺寸为(α+β)节距的导体布线。
文档编号G03F7/00GK1438677SQ0214001
公开日2003年8月27日 申请日期2002年12月20日 优先权日2001年12月20日
发明者朴哲秀 申请人:东部电子株式会社